FPGA之基于FPGA的SPARK多核处理器设计（六）

验证平台的并行算法测试：

1、实验平台：系统平台安装有4M片上SRAM和128M外部SDRAM。通过Redhat Linux主机运行GRMON调试器连接开发板，可通过调试指令改变有效核心的个数（1~4）。TI（Texas Instruments）C6411模拟器，LEON3多核模拟器grsim1.12。

2、评测方法：

（1）加速比：

（2）计时器实现：利用eCOS系统提供的内核计时器，首先定义cyg_tick_count_t的系统时钟句柄，然后通过cyg_current_time()即可获取当前时间。单位是10ms。

多核异构架构：

当前CMP（chip multiprocessor architecture）的构成成分分成同构与异构两类，同构是指内部核的结构是相同的，而异构是指内部的核结构是不同的。为此，此次采用的是4个通用的处理器核心，并搭配DSP核心而构成的异构多核体系结构。

整体架构图如下：

LEON3多核处理器结合DSP提供了增强版多核技术，这种做法对于数据处理更加迅速：

1、高速共享的一级缓存，用于提高系统性能和降低同等效率的能耗。

2、先进总线接口单元（advanced bus interface unit）：用于高带宽设备中实现低延时时间。

3、多核重构技术，结合多核中断控制，允许基于硬件的安全容错和增强型的虚拟机解决    方案！

4、全局共享寄存器，用于软件控制核心同步和优化的多核通信。

但是多核异构架构也有诸多难点：

1、片上多线程模式应用接口。要进行多线程并行处理器系统，并在时间上并行；

2、寄存器方式片上核心间高性能通讯技术。核之间有大量的交换数据。而且距离也会有影响！

3、多核心处理器系统片上线程调度算法。如何分配任务，这个算法有难度。

4、低功耗技术。

算法学习：快速傅里叶变换（FFT）；一维小波变换；Cannon算法。