Verilog
文章平均质量分 64
GGGLF
这个作者很懒,什么都没留下…
展开
-
【小白入门】Verilog实现异步FIFO
其次在写代码的时候,还需要了解格雷码,地址是按照0000-0001-0010-xxxx这种增长的,但是在地址变化的过程中,地址中的位数会存在”跳变“,如从0001-0010这两个相邻码的时候,有两位发生了变化,这样是不好的。①首先是在读的视角,如果如果读一行数据的时候,刚好也在往这一行数据里面写数据,那这个时候即可判断读空了,如果再继续向下读的话,里面就没有写进的数据,读出的数据也不是我们写进去的,就是无效的。所以写满判断的条件是:在写的时钟下,写完一圈对应的地址,等于同步过来的读地址。原创 2023-06-14 14:30:43 · 1699 阅读 · 1 评论 -
Verilog实现正弦波、三角波、方波、锯齿波的输出
四种常见波形输出或者实现一个简易的DDS信号发生器原创 2022-07-03 11:11:12 · 10798 阅读 · 8 评论 -
序列连续的序列检测(牛客网)
输入序列连续的序列检测原创 2022-06-27 20:43:04 · 311 阅读 · 0 评论