就业相关
文章平均质量分 60
GGGLF
这个作者很懒,什么都没留下…
展开
-
【小白入门】Verilog实现异步FIFO
其次在写代码的时候,还需要了解格雷码,地址是按照0000-0001-0010-xxxx这种增长的,但是在地址变化的过程中,地址中的位数会存在”跳变“,如从0001-0010这两个相邻码的时候,有两位发生了变化,这样是不好的。①首先是在读的视角,如果如果读一行数据的时候,刚好也在往这一行数据里面写数据,那这个时候即可判断读空了,如果再继续向下读的话,里面就没有写进的数据,读出的数据也不是我们写进去的,就是无效的。所以写满判断的条件是:在写的时钟下,写完一圈对应的地址,等于同步过来的读地址。原创 2023-06-14 14:30:43 · 1699 阅读 · 1 评论 -
【蓝桥杯G431】AT24C02读写与I2C通信协议学习
EEPROM的读写原创 2023-01-19 20:00:45 · 256 阅读 · 0 评论 -
【蓝桥杯】STM32G431嵌入式学习系列①-LED操作
第十四届蓝桥杯嵌入式,LED部分的学习。原创 2023-01-05 17:59:12 · 646 阅读 · 0 评论 -
STM32F103系列+CubeMX快速实现流水灯及步骤详解
STM32F103ZET6+CubeMX快速实现流水灯及步骤详解原创 2022-11-23 21:13:39 · 1472 阅读 · 1 评论 -
ZG展锐数字IC岗编程题
题目:请用Verilog RTL描述如下图设计:以clk为基准,设计一个秒计数器,在指定的计数值产生中断,实时输出当前的秒数计数值。<1>clk是时钟输入,频率为32.768KHz。<2>rst_n是异步复位输入,低电平有效,复位整个系统,为高则整个系统开始工作,其上升沿已经同步于clk。<3>start是启动信号,一个clk时钟周期的正脉冲,同步于clk。alarm[7:0]是配置信息,单位为秒,同步于clk。<4>工作模式:收到star原创 2022-05-06 15:37:24 · 293 阅读 · 1 评论