FPGA
文章平均质量分 78
GGGLF
这个作者很懒,什么都没留下…
展开
-
【小白入门】Verilog实现异步FIFO
其次在写代码的时候,还需要了解格雷码,地址是按照0000-0001-0010-xxxx这种增长的,但是在地址变化的过程中,地址中的位数会存在”跳变“,如从0001-0010这两个相邻码的时候,有两位发生了变化,这样是不好的。①首先是在读的视角,如果如果读一行数据的时候,刚好也在往这一行数据里面写数据,那这个时候即可判断读空了,如果再继续向下读的话,里面就没有写进的数据,读出的数据也不是我们写进去的,就是无效的。所以写满判断的条件是:在写的时钟下,写完一圈对应的地址,等于同步过来的读地址。原创 2023-06-14 14:30:43 · 1667 阅读 · 1 评论 -
【RISC-V】基于开源RISC-V MCU内核PicoRV32的FPGA移植
基于开源RISC-V MCU内核PicoRV32的FPGA移植原创 2022-11-01 14:08:09 · 4363 阅读 · 12 评论 -
FPGA学习的阶段性总结1
FPGA学习的阶段性总结1原创 2022-08-14 17:34:07 · 239 阅读 · 0 评论 -
串口RS232、DDS信号发生器、VGA、HDMI的学习心得。
顶层模块思维和算法思维原创 2022-07-20 14:15:54 · 915 阅读 · 0 评论 -
Verilog实现正弦波、三角波、方波、锯齿波的输出
四种常见波形输出或者实现一个简易的DDS信号发生器原创 2022-07-03 11:11:12 · 10506 阅读 · 8 评论 -
串口RS232的学习
《FPGA Verilog开发实战指南——基于Altera EP4CE10》2021.7.10(上)串口RS232的学习原创 2022-06-21 18:37:57 · 5611 阅读 · 4 评论 -
关于亚稳态的学习
单比特信号从慢速时钟域同步到快速时钟域。原创 2022-06-15 17:05:34 · 205 阅读 · 0 评论