- 博客(152)
- 资源 (3)
- 收藏
- 关注
![](https://csdnimg.cn/release/blogv2/dist/pc/img/listFixedTop.png)
原创 基于FPGA的PCIe接口实现
摘要 PCI Express是一种高性能互连协议,被广泛应用于网络适配、图形加速器、网络存储、大数据传输以及嵌入式系统等领域。文中介绍了PCIe的体系结构,以及利用Altera Cyclone IV GX系列FPGA实现PCIe接口所涉及的硬件板卡参数、应用层系统方案、DMA仲裁、PCIe硬核配置与读写时序等内容。PCI Express(PCIe)是一种高性能互连协议,可应用于网络适配、图
2017-01-05 12:26:00
24563
3
![](https://csdnimg.cn/release/blogv2/dist/pc/img/listFixedTop.png)
原创 AXI4-Stream协议总结
AXI4-Stream去掉了地址项,允许无限制的数据突发传输规模;一、接口信号描述信号源描述ACLK时钟源全局时钟信号。所有信号在ACLK信号上升沿采样。ARESETn复位源全局复位信号。ARESETn低电平有效。TVALID主
2016-12-30 14:11:30
19560
2
原创 vivado使用tcl和tcl打开vivado工程的方法
① 使用tcl命令:启动vivado,在tcl console下,用cd命令将工作路径指定到目标路径,例如 cd d:/work/vivado_Project,在此路径下保存有.tcl文件,然后输入TCL命令 source ./system.tcl,即可完成恢复vivado工程。vivado在不同的工程中无法直接拷贝bd文件,如果想把一个工程的bd迁移到另外一个工程中,可以通过在老工程里头导出tcl脚本,在tcl命令行中输入:write_bd_tcl name.tcl,此时生成了name.tcl,
2024-08-07 22:29:12
87
转载 Xilinx FPGA程序升级更新
Xilixn FPGA提供了一种在线升级的方式,可以通过ICAP指令实现。ICAP(Internal Configuration Access Port) 指的是内部配置访问端口,其主要作用是通过内部配置访问端口(ICAP),用户可以在FPGA逻辑代码中直接读写FPGA内部配置寄存器(类似SelectMAP),从而实现特定的配置功能,例如Multiboot。FPGA实现IPROG通常有两种方式,一种是通过ICAP配置,一种是把相关指令嵌入bit文件中。与通过bit文件实现IPROG相比,通过ICAP更灵活
2024-07-10 18:05:26
431
转载 QSPI Flash的原理与QSPI时序的Verilog实现
本节主要是讨论QSPI(Quad SPI,四线SPI总线)的相关内容。我的开发板上有一片型号是W25Q128BV的Quad SPI Flash存储器,本文将以它为例子来说明QSPI操作的一些内容。
2024-04-24 16:35:58
763
1
原创 Altera FPGA 配置flash读写
Quartus中没有直接提供这个格式的文件,不过Quartus下用于Nios2开发的套件(nios2eda)中,有一个小工具:sof2flash在Nios2 Shell中启动这个工具,可以将sof文件转为.flash文件。查看这个.flash工具,就能发现这个文件的语法结构和MCS文件一样。
2024-04-24 15:43:45
1267
1
转载 VIVADO网表文件DCP文件的封装及调用
DCP网表文件的作用:加密:可以保护自己的知识产权,当不想共享自己的源文件时,可以将源文件生成DCP网表文件交付他人。压缩:DCP网表文件是可以将多个源文件压缩成一个DCP网表文件。
2024-03-12 13:13:26
1175
原创 简单了解USB通信协议
在一个USB通信系统中,只能有一个主机存在,USB通信只存在于主机和设备之间,每次通信都必须由主机发起,而设备和设备之间无法通信。
2024-02-23 15:17:51
919
原创 Sublime text 3 配置
然后:安装一个汉化插件:ChineseLocalizations 到sublime text3中,操作:Ctrl+Shift+P打开命令面板,找到Install Package 点击打开,会加载一会,稍等一下,输入ChineseLocalizations 到输入框,会提示如下内容,你会发现已经汉化好了,是不是如此这般简单。其它以默认设置安装。首先:在sublime text3中 Ctrl+Shift+P打开命令面板,找到 Install Pachage Control,点击回车出现下面提示,表示安装成功。
2024-02-22 22:36:31
946
2
转载 sublime text3配置ctrl+鼠标左键进行函数跳转
点击Preferences->Browse Packages进入Packages目录,然后打开User目录,查看User目录里面有没有Default (Windows).sublime-mousemap文件,如果没有则创建一个。如果保存文件名为Default (Windows).sublime-mousemap没有效果可以试试保存文件为Default.sublime-mousemap。版权声明:本文为博主原创文章,遵循 CC 4.0 BY-SA 版权协议,转载请附上原文出处链接和本声明。
2024-02-22 22:24:58
241
原创 液晶偏振光栅
光是横波.在垂直于光的传播方向的平面内光波振动(即E矢量振动)各方向振幅都相等的光为自然光;只在某一方向有光振动的光称为线偏振光;各方向光振动都有,但振幅不同的光叫部分偏振光.螺旋着振动的光称圆偏振光,分旋和右旋
2024-01-16 17:43:26
1526
原创 基于Mcrosemi M2S090T FPGA 的 imx991 SWIR的SLVS解码(一)
本工程使用适用于航天级的Microsemi Smartfusion FPGA对Sony 公司的SWIR,短波红外相机传感器,使用SLVS数据总线,进行解码,输出图像信号。
2024-01-16 16:32:04
1515
1
转载 Canny边缘检测算法原理及其VC实现详解(一)
图象的边缘部分集中了图象的大部分信息,图象边缘的确定与提取对于整个图象场景的识别与理解是非常重要的,同时也是图象分割所依赖的重要特征,边缘检测主要是图象的灰度变化的度量、检测和定位,自从1959提出边缘检测以来,经过五十多年的发展,已有许多中不同的边缘检测方法。结论是:实现图像的边缘检测,就是要用离散化梯度逼近函数根据二维灰度矩阵梯度向量来寻找图像灰度矩阵的灰度跃变位置,然后在图像中将这些位置的点连起来就构成了所谓的图像边缘(图像边缘在这里是一个统称,包括了二维图像上的边缘、角点、纹理等基元图)。
2023-09-14 15:10:41
1078
原创 Canny图像算法仿真
另一个是不容易找出错误,因此,有必要模拟一个视频时序,用来验证算法,并有效的利用Matlab工具把静态图片“打散”保存到txt文本里,供Modesim读取,然后通过Matalb“复现”处理后的文本。我们在前面的关于《图像梯度》文章中有所介绍,计算图像梯度能够得到图像的边缘,因为梯度是灰度变化明显的地方,而边缘也是灰度变化明显的地方。因为灰度变化的地方可能是边缘,也可能不是边缘。通常灰度变化的地方都比较集中,将局部范围内的梯度方向上,灰度变化最大的保留下来,其它的不保留,这样可以剔除掉一大部分的点。
2023-09-14 14:52:23
150
2
原创 关于激光探测器光斑质心算法在FPGA硬件的设计
在接收到read_en脉冲信号后,发出数据请求信号data_req,data_req拉高后输入dec_in数据信号,由于需要求出一帧图像的最大图像数据,所以会有一帧图像的延迟,当输出图像数据有效data_valid信号拉高时,输出去噪后有效的pixel_data数据,在data_valid信号拉高后输出的pixel_data数据会传到质心算法模块中进行计算。此时开始进行激光光斑的采集,CCD所采集的每幅图数据为h[m][n],进行去噪声处理,将CCD所采集的数据与采集算好的噪声相减。第二步:去噪声的实现。
2023-09-11 16:13:55
1224
1
转载 高斯拉普拉斯算子
由于Laplace算子是通过对图像进行微分操作实现边缘检测的,所以对离散点和噪声比较敏感。于是,首先对图像进行高斯卷积滤波进行降噪处理,再采用Laplace算子进行边缘检测,就可以提高算子对噪声和离散点的鲁棒性,如此,拉普拉斯高斯算子Log(Laplace of Gaussian)就诞生了。Laplace算子作为一种优秀的边缘检测算子,在边缘检测中得到了广泛的应用。版权声明:本文为CSDN博主「Belial_2010」的原创文章,遵循CC 4.0 BY-SA版权协议,转载请附上原文出处链接及本声明。
2023-09-11 14:19:47
612
转载 Sony图像传感器SubLVDS与SLVS-EC接口FPGA开发
SLVS与SLVS-EC接口的CMOS主要是IMX3XX系列的一部分型号,IMX4XX系列和IMX5XX系列,例如IMX342,IMX387,IMX421,IMX422,IMX430,IMX437、IMX542等。对于SLVS-EC接口,时钟内嵌在数据流中,需要调用GTP或GTX模块完成恢复时钟、同步码对齐、8b/10b解码、数据解串等功能,FPGA开发难度较Sub-LVDS和SLVS接口复杂了很多。其中Sub-LVDS和SLVS接口可直接与FPGA的普通IO的P、N对引脚连接,组成差分对。
2023-08-01 09:44:08
2237
5
原创 PCIE_DMA实例二:xapp1052的EDK仿真
对于有的同学,想要学习基于FPGA的PCIe DMA控制器设计,但是手上没有合适的Xilinx开发板,而且xapp1052又没有提供仿真代码,学习陷入了困境。此文章用EDK搭建一个微小系统,然后用modelsim来仿真xapp1052的DMA收发控制,这样应该是最全面的理解PCIe_DMA了,希望对大家都有帮助。
2023-04-21 15:48:12
990
1
原创 在 FPGA 上如何实现双线性插值的计算?
本文主要讨论了如何在FPGA上实现双线性插值的计算。Interp和Resize是Yolo_v2,Yolo_v3和Faster R-CNN等目标检测网络的关键层。主要的作用是使得图片的放大和缩小过程变得更为平滑。
2023-04-13 14:13:35
1686
1
原创 Caffe
Caffe(全称Convolutional Architecture for Fast Feature Embedding)是一个兼具表达性、速度和思维模块化的深度学习框架,由伯克利人工智能研究小组和伯克利视觉和学习中心开发。虽然其内核是用C++编写的,但Caffe有Python和Matlab相关接口。
2023-04-13 13:32:56
264
转载 如何学习FPGA
一、入门首先要掌握HDL(HDL=verilog+VHDL)。二、独立完成中小规模的数字电路设计。三、掌握设计方法和设计原则。四、学会提高开发效率。五、增强理论基础。六、学会使用MATLAB仿真。七、足量的实践。八、图像处理。(这部分只写给想学图像处理的朋友,也是由浅入深的路线)九、数电的尽头是模电。十、学无止境。十一、其它问题。
2023-04-04 17:04:05
1005
2
转载 自适应线性神经网络(Adaline)
学习率设置为0.01的时候,结果如左图,均方误差最小的点是第一个点,然后越来越大。当学习率设置为0.0001的时候,结果如右图,误差在逐渐减小,但是没有收敛的趋势。Adaline算法是基于全部的训练数据,而感知器算法是每个样本都要计算一次误差,Adaline的处理方法有点像批处理的感觉。寻找最小均方误差就像下山一样,每次算法循环都相当于下降一步,下降一步的歩幅取决于学习率,与图中的权值点的切线斜率相关。量化函数:类似Rosenblatt模型的激活函数,能预测对应输入的类别。对比学习率对于误差的影响。
2023-03-31 10:20:32
769
原创 红外图像的高斯滤波模块verilog
数值图像处理中,高斯滤波主要可以使用两种方法实现。一种是离散化窗口滑窗卷积,另一种方法是通过傅里叶变化。最常见的就是滑窗实现,只有当离散化的窗口非常大,用滑窗计算量非常大的情况下,可能会考虑基于傅里叶变化的实现方法。所以本文将主要介绍滑窗实现的卷积。
2023-03-29 14:29:15
545
PLL altera cyclone平台参数化调用pll核
2023-04-04
MCP3425 ADC配置和数据读取源码FPGA/VHDL
2023-04-04
ddr2 读写模块verilog
2023-03-31
红外图像的高斯滤波模块verilog
2023-03-29
瑟尔发电机SEG和IGV
2023-02-11
ZYNQ AX7020 PL读写PS端 DDR 数据 vivado
2023-01-17
基于FPGA的AM调制与解调(Verilog语言)
2023-01-17
quartus IP核 license.dat
2022-12-21
Quartus-prime-standard-18.1-骏龙文件
2022-12-21
步进电机驱动verilog模块
2022-09-30
altera_pll IP核参数化直接调用
2022-09-22
VC(MFC)编写串口调试助手(含VC6工程源文件)
2022-09-21
使用laplacian算子求梯度的verilog模块
2022-09-21
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人