AXI4-Stream协议总结

置顶

江鸟的坚持

已于 2022-12-21 17:35:38 修改

阅读量1.9w

点赞数 15

分类专栏： Xilinx&Vivado&ISE 文章标签：单片机嵌入式硬件 AXI AXI3 AXI4

于 2016-12-30 14:11:30 首次发布

本文链接：https://blog.csdn.net/calvin790704/article/details/53942363

版权

AXI4-Stream协议简化了AXI4协议，移除了地址项，适合无限制的大规模数据突发传输。文中详细介绍了接口信号，包括VALID和READY的握手机制，并通过时序图展示了数据传输过程，强调其在减少延时方面的优势。

摘要由CSDN通过智能技术生成

AXI4-Stream去掉了地址项，允许无限制的数据突发传输规模；

一、接口信号描述

信号	源	描述
ACLK	时钟源	全局时钟信号。所有信号在ACLK信号上升沿采样。
ARESETn	复位源	全局复位信号。ARESETn低电平有效。
TVALID	主	TVALID

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

江鸟的坚持

关注关注

15
点赞
踩
55

收藏

觉得还不错? 一键收藏
打赏
2
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

专栏目录

详解AXI4-Stream接口（2）--AXI4-Stream接口IP源码分析及仿真

孤独的单刀

11-22

1万+

通过本文您会学到：如何对AXI4-Stream接口IP的源码进行分析

高级可拓展接口 4.0 - 流（Advanced eXtensible Interface 4 - Stream, AXI4-Stream）

Starry__的博客

09-21

950

AMBA中最重要的片内总线，适用于高性能、高带宽、高工作频率、低延迟系统，也是基于多主多从的架构与事务传输。AXI的特性包括：● 单通道体系，即控制通道与数据通道相互分离，可分别独立控制和优化。并且各通道传输方向单一，减少延迟。● 支持字节选通、非对齐数据访问● 只给出第一地址，亦可完成burst传输● 基于传输ID实现乱序传输● 允许电平同步。

2 条评论您还未登录，请先登录后发表或查看评论

AXI总线

最新发布

小瑞同学的博客

07-27

1241

摘要:AXI总线学习笔记

AXI4总线--AXI4-Stream篇

HHH的博客

05-16

5330

1、什么是AXI4-Stream？ AXI 表示 Advanced eXtensible Interface（高级可扩展接口），它是由 Arm 定义的接口协议，包含在“高级微控制器总线架构 AMBA”标准中。 AXI4 接口 (AMBA 4.0) 分 3 种类型： AXI4 (AXI4-Full)：用于满足高性能存储器映射需求。 AXI4-Lite：用于简单的低吞吐量存储器映射通信（例如，往来于状态寄存器的通信）。 AXI4-Stream：用于高速流传输数据。 ...

AXI4-Stream 介绍

布拉奇的博客

02-06

405

AXI4-Stream进行简要介绍

AMBA总线协议学习笔记——AXI4-Stream

weixin_53381817的博客

07-04

1172

Transfer：通过AXI4-stream接口的一次数据传输。单个传输由单个 TVALID、TREADY 握手定义。Packet：包括单个或者多个Transfer，类似于AXI4中的burst概念。Frame：AXI4-Stream协议中数据分组的最高级别，一个Frame可以包含很多个Packet。ACLK和ARESETn，时钟和复位信号。AXI4-Stream 的组件都使用相同的时钟信号ACLK，上升沿有效。ARESETn 采用低电平复位。需要注意的是 TVALID在复位时必须保证是处于低电平的。

详解AXI4-Stream接口（1）--什么是AXI4-Stream接口？

孤独的单刀

11-15

1万+

通过本文您会学到：什么是AXI4-Stream接口？

video timing controller和AXI4-stream to video out IP核生成视频协议数据

03-23

总结来说，Video Timing Controller和AXI4-Stream to Video Out IP核是构建高效、灵活的视频处理系统的关键组件。VTC生成必要的时序信号，而AXI4-Stream IP核则将数据流转化为物理接口可以接受的格式，共同实现从...

详解AXI4-Stream接口（3）--AXI4 STREAM DATA FIFO IP的使用

孤独的单刀

11-23

1万+

通过本文您会学到：1、了解XILINX IP核----AXI4 STREAM DATA FIFO；2、学习如何对IP核做仿真。

详解ZYNQ里AXI4&AXI4;-Lite&AXI4;-Stream协议

10-28

详解ZYNQ里AXI4&AXI4;-Lite&AXI4;-Stream协议，非常详细的资料

Video In to AXI4-Stream v4.0 汉化手册

03-13

Video In to AXI4-Stream v4.0 汉化手册由本人亲自汉化有想要获取可自行下载

axi_stream.zip

10-11

AXI-stream总线主从仿真源码+时序图.可以直接加入vivado进行仿真、测试

7 Series FPGAs Integrated Block for PCI Express IP核中基于64位事务层接口的AXI4-Stream接口设计（一）

u011565038的博客

05-27

913

基于64位事务层接口的AXI4-Stream接口设计主要涉及信号定义、数据传输规则以及接口行为等方面。

AXI4-Stream协议学习

cjx_csdn的博客

08-01

1771

目录一、AXI4-Stream总线信号组成二、AXI4-Stream总线数据传输机制一、AXI4-Stream总线信号组成 AXI总线共有5个通道，分别是读地址通道、写地址通道、读数据通道、写数据通道、写应答通道。其中，AXI4-Lite和AXI4组成包括：读地址通道、写地址通道、读数据通道、写数据通道以及写应答通道。AXI4-Stream总线组成和上述两种总线不同，去除了地址线，减少了延时。其信号组成如下表所示。表1-1 AXI4-Stream总线信号组成信号 ...

AXI4_stream协议详解

热门推荐

guoweilkd的博客

10-11

2万+

AXI4-stream协议介绍 AXI4-stream总线协议不同于AXI4-lite是AXI4-full协议。后者是基于内存映射的，传输时需要提供要操作的内存地址。而AXI4-stream是面向流的传输，不涉及到内存地址。就像串口发送数据的时候，只按一定的波特率往出发送，不关心接收者存放的细节。因此，它不具有五个独立的协议通道。但握手过程和AXI4-lite是AXI4-full一样。关于握手过程...

ZYNQ学习--AXI4-Stream data FIFO && FIFO的ADDA实验

伊丽莎白的学习之路

02-01

6115

FIFO存储器是一个先入先出的双口缓冲器，即第一个进入其内的数据第一个被移出，其中一个是存储器的输入口，另一个口是存储器的输出口。

axi-stream 怎样转成axi-lite

07-13

### 回答1： axi-stream和axi-lite是两种不同的传输协议，它们在数据传输的方式和控制信号上有所不同。在将axi-stream转换为axi-lite时，需要进行一些改变和调整。首先，axi-stream是一种流式传输协议，它主要用于高速数据传输，没有固定的地址和控制信号。而axi-lite是一种基于地址和控制信号的传输协议，适用于低速数据传输和对外部设备的读写控制。要将axi-stream转换为axi-lite，需要定义一个寄存器（或寄存器组），用于接收从axi-stream传输过来的数据。通过定义该寄存器的地址和控制信号，可以对其进行读写操作，并将数据传输到外部设备。其次，需要根据具体的应用场景，对数据的格式和处理进行调整。axi-stream一般通过数据流的方式传输，而axi-lite传输的数据需要按照特定的格式进行打包和解包。因此，在进行转换时，需要对数据进行格式转换和处理，以满足axi-lite的传输要求。最后，需要修改相应的控制逻辑和状态机来适应axi-lite的读写操作。axi-stream主要通过数据流传输，而axi-lite需要定义读写控制信号和状态机来实现读写操作。因此，在进行转换时，需要对控制逻辑和状态机进行修改，以实现axi-lite的读写功能。总结起来，将axi-stream转换为axi-lite需要进行以下几个步骤：定义一个寄存器用于接收数据、调整数据的格式和处理、修改控制逻辑和状态机来适应axi-lite的读写操作。通过这些步骤，我们可以完成axi-stream到axi-lite的转换。 ### 回答2：要将Axi-Stream转换为Axi-Lite，需要进行一系列的处理和转换。首先，需要了解Axi-Stream和Axi-Lite之间的区别。Axi-Stream是一种高速数据传输协议，用于在数据流传输应用中实现高速数据传输。相比之下，Axi-Lite则是一种更简化、精简的协议，适用于低速、延迟敏感的访问要求。要将Axi-Stream转换为Axi-Lite，需要将数据流转变为离散的数据包。可以通过添加一些额外的逻辑和寄存器来实现数据的提取和转换。首先，需要添加一个接收缓冲区，用于接收Axi-Stream传输的数据。可以使用一个FIFO（First-In, First-Out）缓冲区来实现。将Axi-Stream输入端口连接到该缓冲区，并配置缓冲区的大小以适应数据传输的需求。然后，可以使用状态机和控制逻辑从接收缓冲区中提取数据。根据Axi-Lite协议的要求，需要提取合适的数据字段，并将其放入适当的寄存器中。可以使用状态机来控制数据的提取和转换过程。最后，在提取和转换数据后，可以使用Axi-Lite的地址端口和数据端口，将数据传输到Axi-Lite总线上。根据Axi-Lite协议的要求，需要设置地址、数据和控制信号，以完成对寄存器的读写操作。总体而言，将Axi-Stream转换为Axi-Lite需要添加接收缓冲区、状态机和控制逻辑，并通过Axi-Lite协议完成数据的提取和转换。这样可以实现从高速数据传输到低速数据访问的转换。 ### 回答3： Axi-stream和Axi-lite是两种不同的通信协议，将Axi-stream转换为Axi-lite可以通过添加适当的逻辑和转换器来实现。下面是一种将Axi-stream转换为Axi-lite的方法： 1. 首先，需要添加一个转换器模块，该模块将负责将Axi-stream信号转换为Axi-lite信号。该转换器模块可以使用FIFO（First-In-First-Out）缓冲区来处理数据流，并将其转换为连续的数据列。 2. 转换器模块接收来自Axi-stream的有效数据包，并根据Axi-lite协议的要求生成对应的Axi-lite数据包。转换过程包括将Axi-stream的数据包拆分为Axi-lite的数据包，并提取有效数据和其他控制信息。 3. 转换器模块还需要处理Axi-stream信号的流速。由于Axi-stream的数据是连续流动的，而Axi-lite的数据包需要在时钟边沿进行传输，因此需要添加适当的时序逻辑来处理数据流速的差异。 4. 转换器模块还应该能够处理Axi-lite协议中的写入和读取操作。写入操作将由Axi-stream转换成Axi-lite写入操作，读取操作将由Axi-stream转换成Axi-lite读取操作。 5. 最后，通过适当的连接操作将转换器模块与Axi-lite总线连接起来，以实现从Axi-stream到Axi-lite的转换。总结来说，将Axi-stream转换为Axi-lite需要添加一个转换器模块，该模块负责处理Axi-stream数据流的数据包和流速，并将其转换为符合Axi-lite协议的信号。这样可以实现从Axi-stream到Axi-lite的数据通信转换。