![](https://img-blog.csdnimg.cn/20201014180756916.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
Verilog/VHDL相关
carlsun80
这个作者很懒,什么都没留下…
展开
-
【modelsim使用 1】打开vcd文件
很多时候,需要把VCS仿真的波形导入到Modelsim中进行观察,这个时候无法直接查看,因为Modelsim只支持.wlf波形文件,所以需要做格式转换。 VCS仿真后的波形可保存为VCD(value change dump:值变转储)文件,是ASCII格式,该文件包含设计中指定变量的取值变化信息。包括文件头信息、节点变化、取值变化。那么如何用Modelsim来打开该文件呢?用Modelsim打开V转载 2017-09-27 10:31:43 · 5900 阅读 · 0 评论 -
【verilog语法】二维数组
verilog中二维数组使用有些限制,比如不能作为module的输入输出port(如果确实有需要,只能用将等效为展开的二维数组的一维数组来代替了),另外二维数据初始化时,目前看只能用读入文件的方法,或者用generate的方法对二位数据进行初始化。原创 2017-08-30 21:47:53 · 54952 阅读 · 0 评论 -
【verilog语法】modelsim编译verilog代码报Error:range must be bounded by constant expressions
写了一段激励代码,用for循环,依次把一个寄存器的bit[32*(i+1) : 32*i]赋值给一个axi数据总线,代码基本结构如下:integer i;initial begin for(i=0;i axi_wdata[31:0] @(negedge clk); endend用modelsim仿真后,报range must原创 2017-08-30 21:41:11 · 5784 阅读 · 2 评论