![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
carlsun80
这个作者很懒,什么都没留下…
展开
-
FPGA云服务器
看到一些关于fpga云服务的内容,感觉挺有意思,留下https://zhuanlan.zhihu.com/p/24191586https://www.zhihu.com/question/48479814http://www.csdn.net/article/a/2017-01-23/15843536https://www.qcloud.com/product/fpga原创 2017-08-15 11:45:05 · 1784 阅读 · 0 评论 -
【FPGA设计_180104】FPGA器件选型相关
FPGA器件选择中,有一个考虑因素是封装大小,封装大小也限制了可用管脚个数以及可用serdes的数目,举例如下:以3CG为例,不同的封装类型,对应器件的HD端口、HP端口以及Serders(GTH, GTY)个数是不一样的,另外可以看到3CG目前是没有Serders端口的。bank一般分为HP,HR,HD,其中HP指的是高性能IO,支持电平从1.0~1.8V,每个bank一般是52pin;HR指的原创 2018-01-04 17:43:10 · 1252 阅读 · 0 评论 -
【FPGA设计_180110】vdma的使用
参考资料:pg020_axi_vdma.pdfVDMA可以在内存和数据流之间做切换,从而实现一些类似于帧率切换,数据加载等功能,下面简单描述一下vdma的使用,方便后续调试。vdma的配置界面1:其中可以配置地址总线宽度,AXI总线数据总线宽度,读写burst size,Stream数据总线宽度,以及linebuffer深度(手册描述的是AXI从ddr读数据会原创 2018-01-10 21:47:39 · 4354 阅读 · 1 评论 -
【FPGA设计_180104】器件bank说明
Fpga器件有很多bank,不同bank有不同的作用,下面随便找了一款器件介绍下bank分类从上图可以看出,这个器件共有625个引脚,总共有11个bank,其中bank26,bank64,bank65,bank66是PL侧bank,其余的都是PS侧bank。bank0:一般用来作为ADC电压输入,温度传感器输入,以及部分配置端口;bank26 : HD bank;b原创 2018-01-04 18:35:50 · 5182 阅读 · 1 评论 -
待处理
1.工程中shuttermode切换,exp,again,dgain相关是否和手册配置一样。原创 2017-09-12 19:59:47 · 286 阅读 · 0 评论 -
【SDK驱动开发3】使用PS侧gpio作为中断输入
网上看到一篇文章(编写你的第一个GPIO中断程序,Run your first gpio-ps interrupt application)原创 2017-10-20 21:31:15 · 917 阅读 · 0 评论 -
【VIVADO使用2】如何手动修改hdf文件
hdf文件时逻辑工程师交给驱动工程师工作 的最重要的文件,但是有时候我们需要手动修改hdf文件,这样子驱动工程师不用再手动修改内部内容了。首先想到的是hdf文件是一个压缩包,直接解压,然后修改内容,最后再压缩就行了,但是这样子是有问题的,因为sdk读进去hdf文件时会做一个校验,猜测vivado导出的时候,会对hdf文件做一个处理。所以我找了一下hdf文件产生的过程原创 2017-09-21 17:52:31 · 9930 阅读 · 1 评论 -
【SDK使用】sdk print方式
xilinx sdk自带有很多打印函数(xil_printf, printf等),所有的打印函数其实都是调用outbyte函数(xil_printf.c)来打印信息,outbyte函数其实是调用了ps侧的uart send byte函数。如果ps侧有两个uart,outbyte如何进行选择输出呢?这个是在bsp中设置的,双击bsp下面的mss文件,然后选择modify this bsp原创 2017-09-20 21:30:15 · 11694 阅读 · 2 评论 -
【VIVADO使用1】设计流程介绍(重点是project mode和non-project mode)
1.vivado介绍vivado用于xilinx fpga的设计和验证,VIVADO除了支持传统的rtl to bitfile的设计流程(即输入是rtl代码,通过集成后,用vivado来产生bitfile),还支持了一种称为系统级集成设计流程(基于IP的设计,即可将打包好的IP(或者称为VIP)在VIVADO的block design中直接进行集成,然后产生bitfile的流程),第二原创 2017-09-02 11:43:21 · 9593 阅读 · 2 评论 -
【SDK驱动开发2】sdk eclipse快捷键
1.列编辑快捷键:shift+alt+A进入列编辑模式,同样的组合退出列编辑模式原创 2017-09-27 21:17:13 · 561 阅读 · 0 评论 -
fpga non-project模式下使用
vivado支持脚本模式运行,tcl脚本运行模式更便于自己对vivado运行过程及后续优化有更大掌握,参考了hs的脚本,还是感叹这么小的公司流程做的确实不错,和z,hw这些大公司都有一拼。可参考的文档有ug835(专门讲tcl命令),ug888和ug892(讲流程),以及hs提供的平台。后续需要完善。原创 2017-08-30 12:08:04 · 979 阅读 · 0 评论 -
【SDK驱动开发1】中断的使用(以一个dma为例)
sdk中hw和bsp建立好后,以一个跑freertos的hello world模块开始开发,以下按照截止到20170922的经验来记录。1.首先要安排好目录结构初步想的话,本次代码大致可分为:1)一些ps侧低速接口(i2c,uart,sd)的驱动;2)交互界面的驱动;3)dma的驱动;所以app/src下,建了三个目录,分别是drivers(用于放ps侧低速接口的驱动),con原创 2017-09-22 20:17:43 · 1385 阅读 · 0 评论 -
从面向过程到面向对象
改变思维 曾经在学校学习数据结构课程时,第一节课上,老师就告诉我们:程序=数据结构+算法。这句话对我后来学习数据结构起了很大的作用,积极的作用。 可是后来学到C++面向对象部分时,这句话让我在有些地方怎么也想不通。想了很久之后,我得出了另一个结论,在面向对象程序中,程序=对象&行为。这里我使用&,是为了说明对象与行为是关系的。行为是对象的行为,对象要对它自己的行为负责。 这种思维上的转换在从P转载 2017-08-28 21:08:00 · 759 阅读 · 1 评论 -
how to share register and bit field definitions between a device driver and the FPGA it controls
https://stackoverflow.com/questions/1585751/how-to-share-register-and-bit-field-definitions-between-a-device-driver-and-the转载 2017-08-24 09:51:10 · 336 阅读 · 0 评论 -
Idesignspec寄存器提取工具
idesignspec是agnisys公司设计的一个soc自动化工具,idesignspec可以在windows和linux操作系统下使用,windows下面可以做成office(doc,excel等)的插件,通过插件,可以快速生成寄存器文档,以及根据寄存器文档生成想要的文件(例如apb,ahb,axi,avalon总线以及配置寄存器读写 的verilog或vhdl代码,以及仿真验证需要的一些文件原创 2017-08-23 21:48:22 · 2137 阅读 · 0 评论 -
ral2html-寄存器文档工具
介绍一个比较有用的小工具: ral2html【应用行业】ASIC芯片开发、基于FPGA的产品开发等。 【功能】自动生成CPU寄存器手册文档,文档格式为html,支持左侧书签。工具可将CPU全部地址空间的模块寄存器定义、memory空间定义,全部整合到一个文档中,方便开发过程中检索查找。而且源输入格式为纯文本,方便版本管理工具对比版本差异每转载 2017-08-22 22:17:12 · 1373 阅读 · 0 评论 -
【SDK使用】如何使用tcl脚本
sdk可以直接source tcl脚本来实现一些功能,避免重复敲命令带来的繁琐工作。一个简单的脚本如下(读取寄存器,将寄存器结果写到一个tmp.tx文件中)puts "******************************"puts " *** A simple tcl script ***"puts "******************************"set fo [open ...原创 2018-06-22 11:16:21 · 654 阅读 · 0 评论