EDA软件_Cadence软件使用教程视频学习笔记

主讲人：于争 博士

网站：www.sig007.com

12：基本操作

cash 操作：replace & update & clear

放大缩小：I（放大），O（缩小）

Ctrl 选择器件，复制器件

Alt 拖动器件，器件和连线分开

器件翻转：H（左右），V（上下）

器件旋转：R

14：添加芯片封装库

15：产生网表，产生物料，打印设置

16：设计即正确原则

布线前仿真，解空间分析，约束设计，SI仿真，PI仿真，设计调整

约束驱动布局，约束驱动布线

EMC测试

不要过于依赖仿真，要进行测试，在测试中积累知识和经验

好的电路板是设计出来的（电源完整性，信号完整性，电磁兼容，电磁辐射）

经验分享：

1、电路设计是充满直觉的过程

2、不要盲从已有的经验

3、用怀疑的眼光看待经验

4、从理论上分析经验，工程上大部分定性的分析就够了

如何快速积累经验：

1、学习SI、PI、EMC设计的基本原理

2、向高手学习

3、设计中仿真

4、后期测试，对问题预估，分析问题，积累经验

17：PCB软件工具概述

18：Allegro PCB介绍 （DesignXL）

19：class & sub class介绍（是以数据库的形式存储设计图纸）

20：元器件封装设计 

IPC7351标准，封装产生软件（PCB Matrix IPC LP Viewer）

.psm 元器件封装数据文件

.dra 元器件封装绘图文件

21：BGA封装制作

Pins（管脚）

Place_Bound_Top（外形，用于电气检测）

Silkscreen_Top（丝印，外框）

Assembly_Top（装配层）

Ref_Des（参考名称和编号，分assembly（名称，例如AMS1117）和silkscreen（编号，例如U1））

22：创建自定义焊盘

Shape symbol

PCB designer（使用的软件）

23：创建SOIC封装

创建SOP8，创建操作练习

24：表贴封装结束篇

PQFP208封装制作

旋转操作：Rotate

25：通孔类封装设计（插件按键）

经验：孔比实物大10~12mil

制作流程：

Flash_symbol 用作阴片，为PCB制作时覆铜去除的部分

Regular PAD

Thermal PAD

Anti PAD

check 检查

save as 另存为 并 命名

利用封装向导方式创建

26：无电气特性过孔的封装

Mechanical（无编号，无电气连接，放置过孔的时候进行选择）

27：PCB板级绘制 Board--边框及安装孔放置

outline 外边框

Manufacture Drafting Fillet 倒角设置，圆角

Route Keepin 布线范围设置

Package Keepin 器件放置范围设置，可通过Z-Copy自动生成

安装孔放置

28：设置层叠结构

举例4层板，添加地层，电源层

29：导入网表，布局前设置

栅格点设置

Drawing Options(15.7版) -- Dis play --Status

Design Parameter Editor设置Display

30：元器件摆放

主要命令：Move Rotate

31：利用原理图和PCB交互布局

shift + S

32：按照原理图页面进行摆放

利用属性进行摆放，比如增加Page属性，可将原理图同一页的器件一起摆放

Browse Spreadsheet --New Property 用于添加属性

quickplace

33：按照Room进行布局

在PCB Edit中设置room属性

setup -- outline -- roomoutline设置room放置区域

34：按照room进行布局

原理图中设置网表传递到PCB Edit

选中元器件 -- Property Editor -- room 编辑

然后重新生成网表

35：quick place

最常用的器件导入方式

move命令下find by name自动找到器件进行摆放

主要命令：Move Mirror Rotate

36：布局注意的问题

模拟与数字分开

PLL电路在同一侧，不要有过孔，会有寄生电阻、电容的问题

通过最小的电容再进到芯片里面

时钟与RAM总线等高速部分要远离模拟器件

电源采用平面去耦，不同电压，电容需均匀分开排布

越小的电容越靠近芯片，储能电容要求不高

优先考虑电容，再端接电阻，上下拉电阻可随意

37：约束规则设置

setup -- constraints --CM

38：约束规则设置

线宽线距设置，差分对间距设置，T型高速布线

39：设置工程中具体的线宽线距

晶体，12mil

电源越宽越好，20mil

方法流程：

增加空间和线距间隔规则

找到需要设置的网络，添加属性

Assignment Table 将规则和网络属性关联起来

40：特殊线宽线距的处理

Constraint areas，区域内的线宽设置

41：关于某一组约束中还有一些需要设置的问题

绘制等长线的规则，添加Analyze  SI/EMI  lib(model)

XNETt

信号分组成总线形式 

42：设置拓扑约束

SigXplorer

43：拓扑约束的另一个方法

T型拓扑中可以将其中一部分设置为可选的

44：设置走线长度的约束

45：设置相对传播延迟，等长线的设置

46：设置差分对约束规则

1、Constraint Manager（优先级最高，初始设置）

2、EC Set（灵活一点，可根据设计随时修改）

47：布线前的准备工作

Display 层颜色设置，线显示设置

48：布线，BGA引线过孔实现

进行扇出操作，操作之前需关闭电源和地的线宽限制

Route-->Fanout By Pick

49：布线，手工布线

在主界面option里面设置

先在Constraint里面设置走线可选过孔类型。

多根线操作的时候，先选中多个焊盘，再走线。

Bubble：走线遇到障碍物的方式（忽略，抱紧，推挤，报警）。

50：布线，手工拉线的方式

双击添加过孔

布线通常选择line，45度转角

51：布线，群组走线

1、布线命令状态下，框选焊盘

2、布线命令状态下，右键选择Temp Group，逐个点选

线走出后，可右键Change Control Trace，更换基准控制线。

也可以再单独走线，然后又采用总线的方式。

52：布线，高速布线信息展示

User Preferences Editor-->Etch-->allepro_dynam_timing，复选框选择on，就会在布线的时候，跟随鼠标，实时显示相对延迟的信息。

绝对延时的左右侧显示分别表示走线长度小于和大于约束规则设置的要求。

53：布线，差分对的布线

在Constraint里面选择，将走线显示出来。

走差分线的时候，软件会自动走两根线。

Single Trace Mode会切换到单根线走线。

差分走线间距不是很重要，线长的等长才是最重要的指标（误差小于10mil）。

走线的时候会成对添加过孔。

Route-->Slide进行修线，还可以调整过孔的位置。

54：高速布线的两种方式的注意点

T型连接点

可以设置连接点的大小，也是通过Slide的方式对布线进行调整。

蛇形走线

Route-->Delay Tune

Gap间距设置成三倍线宽。

Style里面的Trombone信号最好，Sawtooth其次，Accordion最差，区别不大。

转角采用圆弧的会比较好，在几百兆速度的时候会把性能优势体现出来。

Cline Segs只对某一线段进行操作。

Cline针对整条线操作。

Gloss批处理命令暂时不要用。

55：覆铜的操作

建议內电层采用正片

动态的（Dynamic copper），选择层，设置网络。

设置覆铜网络：Shape-->Select Shape or Void，右键Assign Net，然后在option设置网络。

挖空：Shape-->Manual Void，设置挖空图形形态。

删除孤岛：Shape-->Delete Island。

静态铜皮操作（Static solid），选择网络，绘制。

合并同一个网络的铜皮：Merge Shape

56：铜皮內电层的分割

设置高亮，给不同的电源网络分配不同的颜色，Display-->Highlight。

添加分割线，Add-->Line，Class选择Anti Etch，Subclass选择Power，设置线宽（20mil，40mil），考虑相邻网络的电压差，线宽就是相邻铜皮的间距，并把线拉到板框外，如果有包围的情况，里面的线需要是封闭的。

铜皮的分割，Edit-->Split Plane-->Create，选择分割的层，类型为动态的，选择高亮区域连接的网络。

删除高亮。

删除孤岛。

不同层铜皮之间尽量不要相互覆盖，减少噪声耦合。

57：布线约束后的检查与工作

添加测试点用于在线测试和裸板测试。

重新编号，PCB设计好之后会修改器件的编号，需要返回给原理图。Logic-->Auto Rename Refdes-->Rename，选择所有的元器件。more里面设置详细的参数，包括层，方向，保留前缀等。

Rename最好在布线之前操作，因为会影响约束规则设置，会出现很多规则出错的地方。

回注，打开原理图工具Capture CIS，Tools-->Back Annotate。选择回注的文件，更新到原理图。

查看报告文件，allegro里面Tools-->Quick Reports，选择需要的报告文件。

Setup-->Drawing Options里面查看大概信息

常用报告

Design Rules Check Report

Unconnect Pins Report

Shape Dynamic State

Shape No Net

Shape Island

最后做一次数据库的检查，排查所有的问题

Tools-->Update DRC设置

Database Check（数据库检查，勾选里面的选项）

58：调整丝印

隐藏电器层面显示，Etch，Assembly

打开丝印层，Autosilk_Top，Autosilk_Bottom

生成丝印，Manufacture-->Silkscreen，设置参数，层等，自动生成丝印。

修改丝印字体，Edit-->Change，选中Text，修改字体粗细和字号，对齐方式可以不管。

调整文字位置和方向，可分别对每层进行修改。

添加便于调试的文字说明，Add-->Text，class：Manufacture，Subclass：Autosilk_Top(Bottom)。

59：钻孔文件相关操作

设置参数， Manufacture-->NC-->NC Parameters

产生钻孔文件，drl文件， Manufacture-->NC-->NC Drill（只处理圆形的孔），注意点Drilling处，如果全是通孔，选择Layer Pair，如果存在盲孔，则选择By layer。

产生方形钻孔文件，rou文件，Manufacture-->NC-->NC Route（处理方形和椭圆形的孔）。可选设置开槽路径。可直接找PCB厂家制作。

产生钻孔表和钻孔图，首先设置Display，只留下outline， Manufacture-->NC-->NC Legend，设置输出单位。

60：光绘文件制作步骤

命令： Manufacture-->Artwork，设置参数，每一层的正负片需要单独设置，一般内层选负片（底片的正负片，与shape正负片的概念不同），外层选正片。Device type选择RS274X，国内的厂商基本都能识别。

可选设置，设置产生光绘文件的区域，Setup-->Areas-->Photoplot Outline。

生成Artwork的具体步骤

art结尾

方法1

显示顶层丝印信息（Board，Package，Autosilk）

在Artwork里面新建Film，系统自动添加打开的层

然后继续修改显示层的信息，创建新的Film。

方法2

创建Film相对应的文件夹

修改显示层的信息

在文件夹右键Match Display

Film包含的层

电气层，顶层和底层的丝印层（silkscreen）， 顶层和底层的阻焊层（soldermask） ， 顶层和底层的 加焊层（pastemask），outline，Dirll。

需要提供给厂家的文件

.art文件

.drl文件

.rou文件

art_param.txt文件

nc_param.txt文件

来源： http://blog.csdn.net/cc214042/article/details/52728992