SV精通2-③测试的开始和结束

---

• 例子

答案：AB 

其中组合逻辑always@（a1），a1变化引起a5<=a1，由于例子中a1没有变化，因此a5没有被赋值，但是综合后该组合逻辑与assign为线网，电路行为是一样的，只不过是仿真行为a1没有变化，导致a5没有赋值。

    克服该弊端，把always改为always_comb逻辑，且@后不用列变量，在零时刻时也会评估一次，和assign一样。

---

• 其他结束仿真的方式

不需要调用$finish()。

使用$exit()。

---

答案：AC，program为软件盒子，不应该出现硬件的部分