自定义博客皮肤VIP专享

*博客头图：

格式为PNG、JPG，宽度*高度大于1920*100像素，不超过2MB，主视觉建议放在右侧，请参照线上博客头图

请上传大于1920*100像素的图片！

博客底图：

图片格式为PNG、JPG，不超过1MB，可上下左右平铺至整个背景

栏目图：

图片格式为PNG、JPG，图片宽度*高度为300*38像素，不超过0.5MB

主标题颜色：

RGB颜色，例如：#AFAFAF

Hover：

RGB颜色，例如：#AFAFAF

副标题颜色：

RGB颜色，例如：#AFAFAF

预览 取消 提交

自定义博客皮肤

-+
上一步保存

chenchen410的专栏

  • 博客(5)
  • 资源 (1)
  • 收藏
  • 关注
全部文章> 2014年07月
排序：
按最后发布时间
按访问量
RSS订阅
10月 09月 08月 07月

原创 modelsim-察看错误命令 verror

在modelsim中，利用verror 命令可以chakan

2014-07-23 20:00:03 2840

原创 FIFO的两种输出：时序输出与组合逻辑输出

对于FIFO的输出有两种：1、输出为时序clk，这样

2014-07-21 19:17:53 2531

原创 AXI4

AXI 4中的信号均为时序logic，在时钟边沿

2014-07-17 15:29:06 1146

原创 寄存器，verilog 中 reg

寄存器是clk边沿触发，根据其时钟特性，在clk脉冲d

2014-07-16 23:47:57 3846

原创 verilog 中非阻塞赋值，for循环

非阻塞赋值的例子：reg c,b;always@(posedge clk)beginb c end

2014-07-09 22:46:52 12745 4

面试题目.docx
亲身经历的互联网面试题，最终进入BAT中某家，对大家很有用

2019-09-21

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章？
取消 删除