LVDS-CML-LVPECL 原理及转换

最新推荐文章于 2024-03-12 11:43:54 发布
最新推荐文章于 2024-03-12 11:43:54 发布
阅读量2.4k 收藏 14
点赞数
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/cigarliang1/article/details/107481456
版权
cigarliang1
关注
  • 0
    点赞
  • 踩
  • 14
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
差分时钟接口详解，LVDS,LVPECL,HCSL,CML
07-15
差分时钟接口详解，包括LVDS,LVPECL,HCSL,CML等接口类型
关于差分晶振的LVDS、LVPECL、HCSL、CML模式介绍及其相互转换
Me sl ·的博客
12-22 2084
放置交流耦合电容后，LVDS输入需要重新偏置，可以通过将一个8.7KΩ电阻连接到3.3V和5KΩ电阻连接到GND来实现LVDS接收器输入共模的1.2V 直流电平。为了将800mV LVPECL摆幅衰减到400mV的CML摆幅，需在150Ω电阻之后放置一个50Ω的衰减电阻（RA），以衰减LVPECL摆幅电平的一半。CML和LVPECL差分对摆幅相对较大，且内部三极管工作于非饱和状态，功耗较大，基于结构上的差异，CML的功耗低于LVPECL。LVDS次之，需在接收端增加一个100Ω的终结电阻（内置的不需要）；
差分逻辑电平——LVDS、CML、LVPECL、HCSL互连
最新发布
weixin_45365488的博客
03-12 2413
首先了解差分逻辑电平结构，也包括单端逻辑电平常见的逻辑电平_常用的逻辑电平-CSDN博客注：ECL >> PECL >> LVPECL演变而来；QDR（Quad Data Rate):四倍数据倍率本文章只涉及差分逻辑电平:LVDS 、LVPECL、CML （高速）(最常用）在任何给定的系统设计中，必须设计驱动器侧和接收器侧之间的时钟逻辑转换。通过在它们之间增加衰减电阻和偏置电路来将一个差分时钟转换为其他类型的差分逻辑，来衰减摆幅电平并重新偏置共模输入接收器。
LVDS、CML、LVPECL不同逻辑电平之间的互连（二）
Xiaonan_Shen的博客
03-11 1万+
本文转载来自：LVDS、CML、LVPECL不同逻辑电平之间的互连（二），转载仅作学习记录，请支持原作。 目录 1、LVPECL的互连 1.1、LVPECL到CML的连接 1.1.1、直流匹配 1.1.2、交流匹配 1.2、LVPECL到LVDS的连接 1.2.1、直流匹配 1.3、LVPECL到HSTL的连接 2、CML的互连 2.1、CML到LVPEL的连接 2.1.1、50欧姆上拉匹配 2.1.2、50欧姆上拉+偏置 2.2、CML到LVDS的连接 2.2.1、直流匹配 .
LVDS,CML,LVPECL,VML之间接口电平转换（来自TI文档）
qq_15589505的博客
06-02 1190
https://blog.csdn.net/lichao_ustc/article/details/65450803?spm=1001.2014.3001.5506
[翻译]LVDS,CML,LVPECL,VML之间接口电平转换（来自TI文档）
热门推荐
hgzty的专栏
06-22 3万+
声明：本文是对TI文档：《interfacing between LVPECL, VML, and LVDS levels》的翻译，仅供学习使用。 在平时的工作中，经常会接触到各种差分电平的转换，网上也有很多这样的资料，但发现有些混乱，所以找了TI的这份文档进行翻译，一是系统的归类一下，二是自己也能通过这个来加深理解和学习。这个文档对于各个电平的结构讲解的一般，很多是根据TI的器件来说的。但是其
LVPECL转LVDS端接优化的经历
K_O_Carnivist的专栏
02-22 1万+
这两天画板子要处理PXIe的那几个3.3V的LVPECL信号，受FPGA的限制，需要在片外把电平转换成LVDS。之前找到的电路都比较占板面空间，导致那一区域特别挤。项目中电源芯片的输出数比较冗余，有空闲的电源可以用，借助这个条件想了个办法，把端接与电平转换用阻值相同的排阻完成，减少了面积使用。
什么是LVDS电平以及和LVPECL的互联
谢谢关注“小鱼教你模数电”,各平台同号
10-08 5243
LVPECL和LVDS互联(交流耦合）：LVPECL到LVDS的交流耦合结构如下图所示，LVPECL的输出端到地需加直流偏置电阻（142Ω到200Ω），同时信号通道上一定要串接33~50Ω电阻，以提供一定衰减，另一方面吸收反射信号。LVDS输入结构如图所示，输入差分阻抗为100Ω，为适应共模电压宽范围内的变化，输入级还包括一个自动电平调整电路，该电路将共模电压调整为一固定值，该电路后面是一个施密特触发器。LVDS 和LVDS互联：因为LVDS的输入与输出都是内部匹配好的，所以LVDS间的连接可以直接连接。
CML、PECL 及LVDS 间的互相连接
07-14
CML、PECL 及LVDS 间的互相连接
CML信号与LVPECL信号的连接
01-08
CML信号与LVPECL信号的连接 CML到LVPECL的连接基本上都是交流耦合方式
电源技术中的TI高速LVDS与LVPECL中继器/转换器
12-09
德州仪器 (TI) 宣布推出一款 4 Gbps 低电压差分信号 (LVDS) 与低电压伪发射极耦合逻辑 (LVPECL) 中继器与转换器。总体抖动低至 45 ps 的这些器件可确保各种通信应用中信号与时钟的完整性，这些应用包括高速网络路由、无线基站以及 622 MHz 局端时钟分配。此外，这些产品还可在一系列消费类应用中作为转换器使用。 SN65LVDS 与 SN65LVP20 均可作为中继器来连接高速差动接收机与驱动器。该接收机能够接受速率高达 4 Gbps 的低电压 PECL 信号，然后将其通过中继转换成 LVDS (LVDS20) 或 LVPECL (LVP20) 输出信号。通过这些器件
SiT9102 LVPECL / HCSL / LVDS / CML 差分高速时钟
02-01
于传统石英、SAW和泛音谐振技术的传统差分振荡器在稳定度和可靠度上先天不足，SiT9121系列差分振荡器采用SiTime模拟CMOS和全硅MEMS技术研发，是唯一完美结合了超高性能和可编程功能的产品，其频率稳定度达10PPM、相位抖动低于0.6ps（femtosecond），市面上目前仅SiTime实现了这两项的完美结合。 SiT9121支持1-220Mhz之间任意频率，可精确到小数点后六位，确保发挥系统的最高性能。SiT9121同时输出支持 LVDS/LVPECL，经过50000G抗冲击及70G抗振测试，MTBF（平均无故障时间）达10亿小时。SiT9121和SiT9122系 列差分振荡器定位于高性能电信、存储和网络应用，如核心和边缘路由器，SATA、SAS、光纤通道主机总线适配器，云存储、服务器、无线基站和10G 以太网**机等。此外，每款产品都支持业界标准管脚配置，不需修改设计 或布板方式即可替换现有石英差分振荡器。 SiT9121差分振荡器具备下述功能及优点： . 仅500飞秒RMS相位抖动（12kHZ至20MHz），满足SONET等应用的苛刻要求 . 总频率稳定度达±10、±25及±50PPM，系统正时余量(timing margin)更佳 . 频率范围极广：SiT9121频率范围1至220MHz，SiT9122频率范围220至650MHz . 可编程频率精度达小数点后六位，确保发挥系统最高性能 . LVPECL及LVDS信号电平可调 . 通过50000G抗冲击及70G抗振测试，MTBF（平均无故障时间）达10亿小时，高稳定度应用首选 . 工作电压2.5V、3.3V均可 . 支持工业（-40至+85°C）及长时间商业（-20至+70°C）工作温度范围 . 业界标准针脚规格3.2×2.5mm，5.0×3.2mm，7.0×5.0mm封装 . 样品24小时内发货，生产前置时间仅2至4周 . FPGA产品首选高性能差分时钟振荡器 . 兼容工业标准封装: 3.2×2.5, 5.0×3.2 and 7.0×5.0 mmxmm . 超强抗震动、抗冲击能力，优异的温漂性能 . 如需220MHz以上频点的高性能差分晶振，推荐选择SiT9122系列
LVPECL_LVDS_HSTL_CML_差分对的 AC 耦合
01-20
本文档提供了差分线 AC 耦合技术的参考设计向导，将从 LVPECL （low-voltage positive-referenced emitter coupled logic 低压正电压射极耦合逻辑）、LVDS（ low-voltage differential signals 低 压 差 分 信 号 ） 、 HSTL （ high-speed transceiver logic 高速晶体管逻辑）、CML（current-mode logic 电流模式逻辑）四种差分逻辑进行介绍，并且提供了 16 中接线实例。
电路接口标准 LVPECL-LVDS
12-06
电路接口标准 LVPECL-LVDS, 电路接口标准 LVPECL-LVDS 供参考
LVDS-LVPECL-CML之间的电路和参数.doc
10-11
LVDS-LVPECL-CML之间的电路和参数.doc
DC-Coupling_Between_Differential_LVPECL,_LVDS,_HSTL,_and_CML.pdf
11-09
The focus is dccoupling between the following differential signaling: LVPECL (low-voltage positivereferenced emitter coupled logic), LVDS (low-voltage differential signals), HSTL (highspeed ...
LVPECL、VML、CML、LVDS接口定义介绍
07-26
Ti官方给出的LVPECL、VML、CML、LVDS接口定义介绍
dc-coupling between differential lvpecl, lvds, hstl, and cml, texas instrume
09-04
在差分 LVPECL、LVDS、HSTL 和 CML 之间实现 DC 耦合可以提供更好的信号传输和接收性能。 差分 LVPECL（Low Voltage Positive Emitter Coupled Logic）是一种高速差分信号传输电标准，通常用于高速数据通信和时钟...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值