第五章 行为级建模

第五章 行为级建模

5.1 行为建模

verilog 支持结构级建模和行为级建模。结构级建模就是把基本与/或门的功能单元进行连接，产生某一特定的功能器件。
随着芯片逻辑门的指数增长，不能直接完成门级实现。可以用一个能表示其功能的行为级模型来描述每一个单元。
行为级描述是工业上采用的一种非常重要的描述方式。它描述的是逻辑电路的输入-输出模型。

5.8 行为级建模方式的比较

1）连续赋值；
2）数据流/寄存器传输级逻辑（RTL）；
3）行为算法的建模方式；
用电路输入-输出算法关系描述的行为模型要比RTL 描述更抽象。模型所描述的算法与硬件之间没有明显的对应关系。强大的综合工具需要将该描述映射到可综合逻辑的RTL 模型。

5.8.4 端口名称

次序：数据通道的双向信号，双向控制信号，数据通道输出，控制输出，数据通道输入，控制输入，同步信号

5.9 多路复用器、编码器和译码器的行为模型

case; if;
默认赋值语句使用x更好一些；因为如果是使用0/1会综合出更复杂的电路。

5.10 线性反馈移位寄存器的数据流模型（LSFR）

利用LSFR 实现伪随机数。
确定tap 的值，给定一个随机的初始状态，那么LSFR 在有限的范围内输出值就是伪随机的。

5.11 循环提前终止

module find_fi