module MemtoReg_Data(
input wire MemtoReg,
input wire[31:0] src1,
input wire[31:0] src2,
output wire[31:0] dst
);
assign dst=(MemtoReg==1'b0) ? src1:src2;
endmodule
cpu之MemtoReg_Data
最新推荐文章于 2023-11-29 11:21:52 发布
module MemtoReg_Data(
input wire MemtoReg,
input wire[31:0] src1,
input wire[31:0] src2,
output wire[31:0] dst
);
assign dst=(MemtoReg==1'b0) ? src1:src2;
endmodule