《计算机组成原理：硬件/软件接口》（MIPS版）第四章：处理器

已于 2024-01-07 10:39:17 修改
阅读量1.6k 收藏 38
点赞数 27
分类专栏： 计算机四大件 计算机组成原理 文章标签： 笔记 考研
于 2023-11-29 11:21:52 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/xingling_3915/article/details/134685094
版权

本文目录

前言

本系列文章将梳理《计算机组成原理》这门课的相关知识点，教材使用的是《计算机组成原理：硬件/软件接口》MISP版，原书第五版。本文所属章节为处理器章节，重点内容为单周期数据通路和多周期数据通路。

Ps：流水线章节在这本黑书中有涉及，但因笔者学校本学期的课程安排并未将这部分内容纳入其中，所以本文不涵盖基于流水线的处理器设计。

一. 单周期MISP子集数据通路的实现

1. MISP子集

本章选取9条指令构成MISP核心子集如下：

  • R型：add、sub、and、or、slt
  • 访存：lw、sw
  • 决策：beq、j

2. 一个指令周期概况

一个指令周期，即一条MISP指令执行分为五个阶段：

  • IF取指令：从存储器取指令；修改PC指向下一条指令。
  • ID译码与读寄存器：分析指令字段，读取一个或两个寄存器。
  • EX运算：ALU运算R型指令的结果 / 计算出访存地址 / 计算beq两个源操作数是否相等。
  • MEM访存与分支：访存指令向存储进行读和写 / 分支指令完成分支。
  • WB写回：R型指令写回rd，I型指令写回rt。

下面给出MISP子集单周期的数据通路图。

在这里插入图片描述

3. 各个指令周期的数据通路部件

3.1 取指令周期IF

  • 功能：取出指令，执行PC+4。

在这里插入图片描述

3.2 译码和读寄存器周期

  • 部件：寄存器堆
    • 寄存器堆含有32个通用寄存器。
    • 输入接口从上到下依次是rs、rt、rd的寄存器的5位编码以及32位的写数据接口。
      • 对于输入的寄存器编号，最多两个寄存器用于读取。例如，R型指令和beq指令需要读取两个寄存器，而对于sw指令，只读取一个寄存器。
      • 对于输入的寄存器编号，最多一个寄存器用于写。其中，R型写回rd寄存器，lw写到rt寄存器。
  • 符号扩展和移位逻辑：
    • beq中的地址，访存指令中的16位偏移量需要经过符号扩展到32位。
    • beq：需要经过一个移位逻辑，左移两位。
      在这里插入图片描述

3.3 运算周期EX

  • R型指令：ALU执行相应算术运算/逻辑运算，得到结果。
  • 访存指令：将基地址和偏移量相加，得到真正的地址。
  • 分支指令：将源操作数做减法，判断是否相等。
    • 同时，加法器得到符号扩展并左移两位后的PC相对地址，将其与PC+4相加，得到分支目标地址。

3.4 访存与分支周期MEM

  • 访存指令向存储器进行读写。
  • 分支指令完成分支。

3.5 写回周期WB

  • R型指令将结果写回rd寄存器。
  • lw指令将结果写入rt寄存器。
  • 在单周期实现中，每条指令都只在一个时钟周期内完成。lw使用了五个时间阶段，所以时钟周期取决于lw的执行时长。
  • 在多周期实现中，可以缩短时钟周期到1个阶段的长度，一条指令占用多少个阶段，就会执行多少个时钟周期。即虽然CPI=4,5，但是时钟周期缩短了1/5。

二. 单周期控制单元

1. 控制信号总览

  • RegDst：写回阶段，是写回rd寄存器还是rt寄存器。0表示rt，1表示rd。
  • RegWrite：寄存器写使能信号。
  • ALUSrc：ALU的第二个算子来源。从下图数据通路截取中可以看出，ALU的第一算子是固定的，ALU的第二个算子则来源于两个地方，可能是rt，也可能是符号扩展后的立即数。
    在这里插入图片描述
  • Branch：0表示PC+4取代，1表示beq指令的地址取代。
  • PCSrc：Branch信号 & ALU的zero输出，两者均为1才将beq目标地址取代PC+4。（这一点图上没有标注出来，可能会造成误解。）
    在这里插入图片描述
  • MemRead：内存读使能信号，1表示内存可读。
  • MemWrite：内存写使能信号，1表示将数据端数据写入指定存储单元。
  • MemToReg：写入寄存器的数据来源。0表示ALU，1表示内存。
  • ALUOp：两位的ALU控制信号，用于与R型指令的funct字段一起形成4位ALU控制信号。

总结来讲，控制信号大致可以分为：分支1个，写回3个（写不写回，从哪里写回，写回到哪里），内存2个（读和写），运算2个（算子来源，执行什么运算）

2. 二级译码—ALU控制单元

ALU的控制由多级译码进行实现。主控制单元发出4位的控制信号，决定ALU要执行什么运算，如add、sub、and等。与此同时，ALUOp根据主控制单元发送的信号和R型指令的funct字段，生成2位的ALU操作码，如下图所示。

在这里插入图片描述

  • 4位的ALU控制信号：决定ALU最终执行什么运算，是add、sub、and、or等，需要记忆下面两个信号。
    • 0010：add
    • 0110：sub
  • 2位的ALU操作码：主控根据指令的op字段，解码后向ALU控制单元输出一个2位的控制信号ALUOp。
    • 00：访存指令。需要ALU执行加法：ALU控制线为0010。
    • 01：beq指令。需要ALU执行减法：ALU控制线为0110。
    • 10：R型指令。需要ALU根据funct字段进一步确定，映射到add sub and or slt

ALUOp由主控制单元发出的ALUOp和R型指令的funct字段两级共同决定，这种多级译码方式，即控制功能不只是由主控实现，而是要经过ALU控制单元这种中间控制单元的译码方式，有利于提高控制器性能。

下面给出4位ALU控制信号和2位ALUOp的总结表格：

在这里插入图片描述
在这里插入图片描述

3. 主控制单元详解

3.1 lw指令分析

  • 指令案例：lw $t0, 12($s0)
  • 控制信号分析：
    • 写回：
      • RegDst：0，写回rt寄存器。
      • RegWrite：1，寄存器写使能
      • MemToReg：1，从内存写回，而不是从ALU写回。
    • 内存：
      • MemRead：1：需要读取内存
      • MemWrite：0，不需要写内存
    • PC：
      • Branch：0，不需要分支。
    • 运算：
      • ALUSrc：1，ALU第二个算子选取符号扩展后的立即数。
      • ALUOp：00，访存指令
        • ALU控制信号：0010，加法指令

3.2 beq指令分析

  • 指令案例：beq $t0, $zero, Loop
  • 控制信号分析：
    • 写回：
      • RegDst：x
      • RegWrite：0，不写
      • MemToReg：x
    • 内存：
      • MemRead：0：不需要读取内存
      • MemWrite：0，不需要写内存
    • PC：
      • Branch：1，需要分支。
    • 运算：
      • ALUSrc：0，ALU第二个算子选取rt字段。
      • ALUOp：01，分支指令
        • ALU控制信号：0110，sub指令

3.3 R型指令

  • R型号指令控制信号分析：
    • 写回：
      • RegDst：1，写回rd字段。
      • RegWrite：1，写回。
      • MemToReg：0，从ALU写。
    • 内存：
      • MemRead：0：不需要读取内存
      • MemWrite：0，不需要写内存
    • PC：
      • Branch：0，不需要分支。
    • 运算：
      • ALUSrc：0，ALU第二个算子选取rt字段。
      • ALUOp：10，R指令
        • ALU控制信号：取决于funct字段

3.4 sw指令

  • sw指令控制信号分析：
    • 写回：
      • RegDst：x
      • RegWrite：0，不写回。
      • MemToReg：x
    • 内存：
      • MemRead：0：不需要读取内存
      • MemWrite：1，不需要写内存
    • PC：
      • Branch：0，不需要分支。
    • 运算：
      • ALUSrc：1，ALU第二个算子选取符号扩展后的立即数字段。
      • ALUOp：00，访存指令
        • ALU控制信号：0010，add指令

3.5 总结

下面给出控制信号表的总结。

在这里插入图片描述
在这里插入图片描述

3.5 J指令

  • 伪直接寻址：
    • J指令跳转地址 = PC+4的高4位拼接上28位跳转地址（26位左移两位）
  • 硬件设计：
    • PC分支板块的最后再加多一个MUX。选择到底是PC+4/分支目标跳转地址的结果，还是Jump指令的跳转地址。 这样就会形成两个多路选择器，第一个选择PC+4 还是分支，第二个为是否Jump。
  • J指令的控制信号：多了个Jump信号，其余信号基本用不到，branch信号设置为0。但是注意，写信号用不到就关闭，内存信号用不到也都关闭，其它设置为x即可。
    • Jump：0，低有效！
    • 写回：
      • RegDst：x
      • RegWrite：0，不写回。
      • MemToReg：x
    • 内存：
      • MemRead：0：不需要读取内存
      • MemWrite：0，不需要写内存
    • PC：
      • Branch：0，不需要beq分支。
    • 运算：
      • ALUSrc：x
      • ALUOp：xx

三. 多周期数据通路

1. 多周期数据通路的特点

  • 时钟周期：将一个指令的执行过程划分为多个阶段，每个阶段占用一个时钟周期。
  • 存储器：指令存储器和数据存储器合成一个存储器。
  • ALU：ALU和两个加法器合为一个ALU。
  • 寄存器：每个功能单元后都增加一个暂存寄存器，直到下个周期才将其内容送入下个功能单元。
    • IR：指令寄存器
    • MDR：数据缓冲寄存器
    • A、B寄存器：从rs和rt从读出的操作数放到A、B两个寄存器中。
    • ALUOut：ALU的运算结果。

下面给出多周期实现机制下的数据通路图。
在这里插入图片描述

五个周期

  1. IF：取指
  2. ID：译码和读寄存器
  3. EX（BC）：执行/地址计算（分支完成）
  4. MEM（WB）：存储器访问（R型指令写回）
  5. WB：写回

2. 各个周期数据通路详解

RTL语言：Register-Transfer Language
本节将用RTL语言描述每个周期到底做了什么事情。

2.1 取指周期IF

  • 根据PC从存储器选取一条指令，放入IR。
    • IR = Memory[PC];
  • 将PC+4写回PC。
    • PC = PC+4

2.2 译码和读寄存器ID

  • 读取rs和rt字段的操作数。
    • A = Reg[IR[25-21]];
    • B = Reg[IR[20-16]];
  • 如果是beq，计算分支目标地址。因为ALU当前空闲。
    • ALUOut = PC + (sign-extend(IR[15-0]) << 2)

2.3 执行/地址计算周期EX

由于RTL语言会在考试中考察，这几天RTL语言需要注重记一下。

根据指令类型的不同，执行不同操作：

  • R型：ALUOut = A op B
  • 访存指令：ALUOut = A + sign-extend(IR[15-0])
  • 条件分支：if(A==B) PC=ALUOut;
  • 跳转分支：PC = { PC[31-28],(IR[25-0] << 2)}

2.4 访存周期(MEM)和R型写回周期(WB)

  • lw：
    • MDR= Memory[ALUOut];
  • sw：
    • Memroy[ALUOut] = B;
  • R型指令：
    • Reg[IR[15-11]] = ALUOut;

写操作是发生在时钟周期的后沿时刻。

2.5 LW指令写回周期WB

  • lw指令将数据写回寄存器：Reg[IR[20-16]] = MDR;

2.6 小结

下面给出各类指令在多周期数据通路中的执行情况。

在这里插入图片描述

3. 指令视角练习RTL语言

3.1 R型指令—以sub为例

假设汇编代码为：sub $t0,$t1,$t2;

# IF
IR <= Memory[PC];
PC <= PC+4;
# ID
A <= Reg[IR[25-21]];
B <= Reg[IR[20-16]];
ALUOut <= PC + ( sign-extend(IR[15:0]) << 2)
# EX
ALUOut <= A op B
# WB
Reg[IR[15:11]] = ALUOut;

3.2 lw指令

# IF
IR  <= Memory[PC];
PC <= PC+4;
# ID
A <= Reg[IR[25-21]];
B <= Reg[IR[20-16]];
ALUOut <= PC + ( sign-extend(IR[15:0]) << 2)
# 前两个周期都是一样的
# EX
ALUOut <= A + sign-extend(IR[15:0]);
# Memory Access
MDR <= Memory[ALUOut];
# WB
Reg[IR[20:16]] = MDR;

3.3 sw指令

# 前两个周期都是一样的。
# EX
ALUOut <= A + sign-extend(IR[15:0]);
# MemoryWrite
Memory[ALUOut] <= B;

3.4 beq指令

# 前两个周期都是一样的
# EX
if(A== B) then PC <= ALUOut;

3.5 J指令

# 前两个周期都是一样的
# EX
PC <= {PC[31:28] , (IR[25:0] >> 2) }

4. 多周期下的CPI

  • CPI：每条指令所占用的平均周期数。
  • 各指令所占用的周期数：
    • lw：5
    • sw：4
    • R：4
    • beq：3
    • j：3

例题：某CPU按以上多周期方式执行一段程序，其中load 指令占指令总数的22% ，store指令占11% , R-type 指令占49% , branch指令占16% , jump指令占2% 。假设各类指令每个阶段占用一个时钟周期，求其CPI值是多少？

解答：CPI = 总周期数 / 总指令数 = 0.22 x 5 + 0.11 x4 + 0.49 x 4 + 0.16 x3 + 0.02 x3 = 4.04

四. 多周期数据通路下控制单元的实现

1. 控制信号下完整的数据通路

带有控制信号的完整数据通路如下图所示：
在这里插入图片描述

同样的，我们可以将控制信号大致分为：写回、内存、PC、运算。下面我们将粗略展示各个控制信号的功能。

  • PC相关：5个
    • IorD：存储地址从哪来？0表示PC，1表示ALUOut。前者表示取指令，后者表示取数据。
    • IRWrite：指令寄存器IR写使能。1表示将指令写入IR。
    • PCWrite：PC写使能。1表示打开。
    • PCWriteCond：带条件的PC写使能，Zero输出有效。
    • PCSource：2位。
      • 00表示将ALU运算结果送入PC。表示PC+4
      • 01表示将ALUOut送入PC。表示分支目标地址。
      • 10表示将IR低26位左移2位后与PC+4高4位拼接的内容送入PC。
  • ALU相关：2个
    • ALUSrcA：ALU第一个操作数。0表示来源PC，1表示来源寄存器A。（这是因为多周期数据通路将PC+4的加法器省略了。）
    • ALUSrcB：ALU的第二个操作数。2位。
      • 00表示来源于B寄存器。
      • 01表示常数4。
      • 10表示IR的低16位立即数拓展得到（用于lw和sw）。
      • 11表示IR的低16位立即数拓展后左移两位得到。
    • ALUOp：00加法（访存），01减法（beq），10由funct决定。
  • 内存相关：
    • MemRead：数据存储器读使能。
    • MemWrite：数据存储器写使能。
  • 写回相关：
    • MemtoReg：写入寄存器的数据来源，为0表示来源于ALUOut，为1表示来源MDR。
    • RegWrite：寄存器堆写使能。
    • RegDst：写寄存器目标。0表示写入rt，1表示写入rd。

下面给出各个控制信号的功能小结表格。

在这里插入图片描述
在这里插入图片描述

2. 指令执行各个阶段控制信号分析

2.1 取指阶段

取值阶段：首先需要通过PC读取指令存储器的值，并且放入IR。其次，需要将PC+4写入PC。

  • PC相关
    • IorD=0
    • PCWrite=1
    • PCWriteCond=0
    • IRWrite=1
    • PCSource=00
  • ALU相关
    • ALUSrcA=0：PC
    • ALUSrcB=01：常数4
    • ALUOp=00：加法
  • 内存相关：
    • MemRead=1：需要读取内存
    • MemWrite=0：不需要写使能
  • 写回相关：寄存器写使能关闭，其它设置为X即可。

2.2 译码阶段

译码阶段：IR中的rs字段和rt字段分别放到A寄存器和B寄存器。同时ALU计算分支偏移地址。

  • PC相关：不该写别写，该写就打开，其它随意。
    • IorD=x
    • PCWrite=0
    • PCWriteCond=0
    • IRWrite=0
    • PCSource=xx
  • ALU相关：（ALU这个阶段没闲着哦！）
    • ALUSrcA=0：第一个操作数来自PC
    • ALUSrcB=11：符号扩展后左移两位的立即数
    • ALUOp=00：加法
  • 内存：
    • MemRead=0：不需要读取内存
    • MemWrite=0：不需要写使能
  • 写回相关：寄存器写使能关闭，其它设置为X即可。

2.3 执行阶段

执行阶段根据指令类型不同，执行的任务也不同。

2.3.1 访存指令

如果是访存，就是计算偏移地址放入ALUOut。

  • PC相关：写使能关闭，其它随意。
    • IorD=x
    • PCWrite=0
    • PCWriteCond=0
    • IRWrite=0
    • PCSource=xx
  • ALU相关：
    • ALUSrcA=1：寄存器A
    • ALUSrcB=10：符号扩展的常数，但是不左移。
    • ALUOp=00：加法
  • 内存：都关闭
  • 写回相关：寄存器写使能关闭，其它设置为X即可。
2.3.2 R型指令

如果是R型，就是对运算并将结果放入ALUOut。

  • PC相关：写使能关闭，其它随意。
  • ALU相关：
    • ALUSrcA=1：寄存器A
    • ALUSrcB=0：寄存器B
    • ALUOp=10：根据funct字段确立。
  • 内存：都关闭
  • 写回相关：寄存器写使能关闭，其它设置为X即可。
2.3.3 分支指令

如果是条件分支地址，就是判断条件并且执行分支，赋值给PC。

  • PC相关：
    • IorD=x
    • PCWrite=0，我们可以看看完整的数据通路图，PC = PCWrite OR (PCWriteCond AND ZERO)，所以这里PCWrite应该关掉。
    • PCWriteCond=1
    • IRWrite=0
    • PCSource=01，表示将ALUOut结果送入PC
  • ALU相关：
    • ALUSrcA=1：寄存器A
    • ALUSrcB=0：寄存器B
    • ALUOp=01：SUB
  • 内存：都关闭
  • 写回相关：寄存器写使能关闭，其它设置为X即可。
2.3.4 跳转指令

跳转指令负责拼接PC的值，送回PC。

  • PC相关：
    • IorD=x
    • PCWrite=1
    • PCWriteCond=0，不是分支
    • IRWrite=0
    • PCSource=10，表示将跳转地址送回PC
  • ALU相关：
    • ALUSrcA=1：x
    • ALUSrcB=0：xx
    • ALUOp=01：xx
  • 内存：都关闭
  • 写回相关：寄存器写使能关闭，其它设置为X即可。

2.4 访存阶段

2.4.1 lw指令

访存阶段，lw将读取数据存储器并将结果放到MDR中。

  • PC相关：
    • IorD=1
    • PCWrite=0
    • PCWriteCond=0
    • IRWrite=0
    • PCSource=xx
  • ALU相关：
    • ALUSrcA=1：x
    • ALUSrcB=0：xx
    • ALUOp=01：xx
  • 内存：
    • MemRead：1
    • MemWrite：0
  • 写回相关：寄存器写使能关闭，其它设置为X即可。
2.4.2 sw指令

将寄存器B的内容放入到内存中。

  • PC相关：
    • IorD=1，表示数据存储器。
    • PCWrite=0
    • PCWriteCond=0
    • IRWrite=0
    • PCSource=xx
  • ALU相关：
    • ALUSrcA=1：x
    • ALUSrcB=0：xx
    • ALUOp=01：xx
  • 内存：
    • MemRead：0
    • MemWrite：1
  • 写回相关：寄存器写使能关闭，其它设置为X即可。
2.4.3 R型指令写回

将ALUOut的结果送入到寄存器中。

  • PC相关：
    • IorD=x，表示数据存储器。
    • PCWrite=0
    • PCWriteCond=0
    • IRWrite=0
    • PCSource=xx
  • ALU相关：
    • ALUSrcA=1：x
    • ALUSrcB=0：xx
    • ALUOp=01：xx
  • 内存：
    • MemRead：0
    • MemWrite：0
  • 写回相关：
    • RegWrite：1
    • MemToReg：0表示从ALU写。
    • RegDst：1，写回rd。

2.5 lw指令写回

将MDR中的内容，写到rt字段。

  • PC相关：
    • IorD=x，表示数据存储器。
    • PCWrite=0
    • PCWriteCond=0
    • IRWrite=0
    • PCSource=xx
  • ALU相关：
    • ALUSrcA=1：x
    • ALUSrcB=0：xx
    • ALUOp=01：xx
  • 内存：
    • MemRead：0
    • MemWrite：0
  • 写回相关：
    • RegWrite：1
    • MemToReg：1表示从MDR写。
    • RegDst：0，写回rt

3. 控制信号实现—有限状态机

多周期控制的实现有两种方法，第一种是有限状态机的方法，第二种是微程序控制器的方法。这里介绍前者。

首先，这里给出有限状态机（FSM）的状态图。

在这里插入图片描述
接下来就是画出真值表，化简真值表，设计组合逻辑电路和时序逻辑电路的过程，这部分属于数字逻辑的内容，一般不在这门课考察，这里不多讲述。

至此，处理器章节的内容就结束了，本章重点考察的内容是一条各个阶段执行的具体分析和控制信号。特别地，如果数据通路是多周期的话，会考察使用RTL语言描述各个周期的指令执行过程以及考察写出各个周期的控制信号值。

AjaxZhan
关注
专栏目录
计算机组成原理与接口技术：基于MIPS架构
11-25
计算机组成原理与接口技术：基于MIPS架构 左冬红 高清pdf 带书签
计算机组成与设计04——处理器
转载请标明出处，完整项目/代码详见github：https://github.com/yiru1225
02-10 8665
本篇博客主要介绍深入计算机组成与设计第四章处理器的相关知识。
计算机组成原理第四章 中央处理器
minm1314的博客
11-29 578
大纲要求：流水线的基本概念；硬连线控制器的基本概念及设计；微程序控制器的基本概念及实现方法。 流水线的基本概念 单周期处理器的思想是：每条指令在一个时钟周期内完成。每条指令的CPI相同，均为1.单周期处理器的效率低下，性能较差。因为为了满足所有的指令执行时间，周期取值为最复杂指令所用的指令周期。这导致指令周期远远大于很多指令实际所需执行的时间。 为了加快指令的执行速度，充分利用计算机系统的硬...
计算机组成原理基于mips结构pdf,计算机组成原理_L12-MIPS系统结构-V1.pdf
weixin_33419305的博客
07-16 475
计算机组成原理_L12-MIPS系统结构-V1.pdf (8页) 本资源提供全文预览，点击全文预览即可全文预览,如果喜欢文档就下载吧，查找使用更方便哦！14.90 积分1计算机组成MIPS体系结构概述高小鹏北京航空航天大学计算机学院系统结构研究所计算机学院课程提纲 输入输出 异常/中断 协处理器• I/O is how humans interact with computers• I/O...
《计算机组成原理：硬件/软件接口》（MIPS版）第二章：MISP汇编指令
最新发布
CagurZhan的博客
11-14 770
本系列文章将梳理《计算机组成原理》这门课的相关知识点，教材使用的是《计算机组成原理：硬件/软件接口》MISP版，原书第五版。本文所属章节为MISP汇编指令章节，重点内容为MISP汇编指令的格式、五种寻址方式以及MISP汇编对过程的支持。MIPS是一种RISC指令集，即精简指令集，MISP指令都是32位长。常见的指令集：MIPS，ARMv7， ARMv8，Intel x86MISP中的运算操作数必须来自寄存器或者指令本身，不像X86。MISP一共有32个32位的寄存器，一共128B。$s0$s7。
计算机组成原理:硬件软件接口 原书第5版课后答案
07-29
计算机组成原理：硬件/软件接口 第五版英文原版答案 《计算机组成与设计：硬件/软件接口（原书第5版）》是计算机组成与设计的经典畅销教材，第5版经过全面更新，关注后PC时代发生在计算机体系结构领域的革命性变革...
计算机组成与设计 硬件/软件接口 第五版英文答案（全）
09-15
这本书的第五版提供了深入的视角，让读者理解硬件和软件之间的交互，这对于计算机科学的学生和专业人士来说是至关重要的。提供的英文答案集可以帮助读者检验对教材内容的理解，加深对知识的掌握。 1. **计算机组成...
计算机组成与设计：硬件 软件接口（原书第3版）
03-18
《计算机组成与设计：硬件 软件接口》是计算机科学领域的一本经典教材，它深入探讨了计算机系统中硬件和软件之间的交互机制。这本书的第3版在原有基础上进行了更新，以反映现代计算机系统的新发展和技术变革。下面将...
计算机组成原理:硬件软件接口(第五版)答案
09-24
综上所述，《计算机组成原理:硬件软件接口》第五版详细讲解了计算机系统从底层到高层的各个方面，为读者提供了深入理解计算机硬件与软件交互的全面视角。通过学习这些知识点，读者可以更好地设计、优化和分析计算机...
计算机组成与设计-硬件软件接口习题答案.zip
03-04
计算机组成与设计-硬件软件接口习题答案，用于大家学习时候答疑解惑，是英文版本。 计算机组成的经典教材，着眼于当前计算机设计中最基本的概念，详细展示软硬件件的关系，介绍当代计算机系统发展的主流技术和*成就。本书以MIPS处理器为例介绍计算机硬件技术、汇编语言、计算机算术、流水线以及存储器层次结构等基本技术。书中强调从串行处理到并行处理的*革新，每章中都包含并行硬件和软件的主题，以软硬件协同设计发挥多核性能为最终目标。另外，本版与时俱进地使用了如　ARMCortexA8和IntelCorei7等现代设计来说明计算机设计的基本原理。本书适合作为高等院校计算机专业教材，对广大技术人员也有很高的参考价值。
浅谈指令流水线
gls_nuaa的博客
08-05 7441
  指令流水线作为计算机组成原理中一个重要的组成部分，弄清指令流水线的操作步骤对制作CPU有着很大的帮助。本文主要讲述下指令流水线的相关知识。   指令流水线是较单周期指令和多周期指令更有效率的一种方式。指令流水线并没有减少每条指令执行的时间，反而可能增加一定的时间（原因下文解释），指令流水线改变的是指令的吞吐量，从而加快指令的执行速率。对于指令流水线的介绍可分为三部分：数据通路设计、控制器设计、冒险处理。本文先以绪论为引导，再以三部分为主线，介绍指令流水线。   注：作者学习的教材是《计算机组成与系统结构
计算机组成原理——计算机系统概论
CSDN-ych
03-03 5781
第一章计算机系统概论： 计算机系统简介： 计算机的软硬件概念： 计算机系统由软硬件组成，硬件是计算机的实体，软件是利用硬件执行的程序 软件的分类：系统软件和应用软件 系统软件：管理整个计算机系统，语言处理程序，操作系统，服务性程序 应用软件：…… 计算机系统的层次结构： 机器语言->汇编语言->高级语言 微指令系统->机器语言，微指令语言构成了机器语言 汇编语言使用了操作系统的中断 计算机基本组成： 冯诺依曼计算机特点： 五大部件 指令和数据同等存放于存储器，可以按地址寻
计算机组成原理课设指南-基于FPGA的具有MIPS风格指令集的CPU设计
TheBug114514的博客
07-24 4725
计算机组成原理课设-基于FPGA的具有MIPS风格指令集的CPU设计 笔者刚做完这个课程设计，希望把经验整理成这篇文章供学弟学妹们参考。刚开始做这个课设的时候，笔者属于是一头雾水的状态，计组这个学期学完考完之后就忘了不少，而EDA课设的难度实在太简单，目的只是让我们学会verilog和熟悉vivado的使用。所以计组课设一上来就要求我们设计与实现CPU而且几乎没给教程，时间也很紧张，只给一周多点的时间，所以笔者认为这是很不合理的。如果全靠自己摸索就很难有思路，也容易走弯路。...
计算机组成原理单周期mips,计算机组成原理CPU单周期数据通路（MIPS)
weixin_39657249的博客
07-15 1870
计算机组成原理CPU单周期数据通路(MIPS)【计算机组成原理】CPU:单周期数据通路(MIPS)寄存器传送语言RTL1)R(r)表示寄存器r的内容2)M(address)表示主存储器地址address的内容3)传输方向“←”表示，从右向左传输4)程序计数器PC的内容直接用PC表示输出信号改变时机1)setup建立时间：触发时钟边缘之前保持稳定一段时间2)hold保持时间：触发时钟边缘之后保持稳定...
计算机系统结构之浅谈
sunny19890816的专栏
07-01 975
<br />     系统结构的定义可以认为是程序员所看见的计算机的属性，即计算机的概念、结构和特性功能。<br />     计算机的系统结构分为六层，由下向上为：微程序机器、传统机器语言机器、操作系统机器、汇编语言机器、高级语言机器、应用语言机器；<br />     计算机系统结构的分类法有三种：Flynn分类、冯氏分类、Handler分类；<br />     计算机系统的实现：计算机组成：计算机系统结构的逻辑实现；计算机实现:计算机组成的物理实现；<br />     计算机性能的优化,这涉及到了
MIPS单周期CPU设计——lw和sw指令的设计
热门推荐
吴立赛的博客
06-06 5万+
1.lw，sw指令格式及功能 指令 [31:26] [25:21] [20:16] [15:0] 意义 lw 100011 rs rt offset 从数存（数据存储器）中取数据写进寄存器 sw 101011 rs rt offset 将寄存器中的值写入数存 2.所需模块框图及指令执行过程 lw指令和sw指令需要DataMem（数据存储器）来取数据或存数据。 执行过程： lw： 从数存中取数据写入寄存器，rega提供数存单元地址（源），regc提供寄存器地址（目的）。 ①IF模块将
【计组复习（四）处理器】
weixin_53878111的博客
08-25 1216
计组复习（四）处理器
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值