【FPGA】EDA技术概述


FPGA:Field Programmable Gate Array

概述

目标:实现ASIC设计(Application Specfic IC)

1.可编程逻辑器件
2.半制定或全制定ASIC
3.混合ASIC

硬件描述语言

HDL
1.VHDL
2.Verilog HDL
3.SystemVerilog
4.SystemC
在这里插入图片描述

HDL综合

(1)自然语言综合
(2)行为综合
(3)逻辑综合
(4)版图综合或结构综合

在这里插入图片描述

自定向下的设计技术

1.设计说明书
2.建立VHDL行为模型
3.HDL行为仿真
4.HDL-RTL级建模
5.前端功能仿真
6.逻辑综合
7.测试向量生成
8.功能仿真
9.结构综合
10.门级时序仿真
11.硬件测试

自顶向下:关心电路功能,而不是结构

EDA设计流程

通过改变代码直接改变电路功能
适配:制定芯片引脚

请添加图片描述
时序仿真:考虑到延时

流程

综合、适配、时序仿真与功能仿真、编程下载、硬件测试

设计输入(原理图/HDL文本编辑)

1.图形输入

原理图输入
状态图输入
波形图输入

2.HDL文本输入

ASIC及其设计流程

1.81ASIC设计简介请添加图片描述
在这里插入图片描述

常用EDA工具

设计输入编辑器
HDL综合器
仿真器
适配器(引脚与端口指定)
下载器

第1 章绪 论 ....................................................................................................................1 § 1.1 关于EDA...............................................................................................................1 § 1.2 关于 VHDL............................................................................................................3 § 1.3 关于自顶向下的系统设计方法 ............................................................................5 § 1.4 关于应用 VHDL 的EDA 过程.............................................................................6 § 1.5 关于在系统编程技术 ............................................................................................9 § 1.6 关于 FPGA/CPLD 的优势...................................................................................10 § 1.7 关于 VHDL 的学习.............................................................................................10 第2 章 VHDL 入门..............................................................................................................12 § 2.1 用 VHDL 设计多路选择器和锁存器.................................................................12 § 2.2 用 VHDL 设计全加器.........................................................................................15 第3 章 VHDL 程序结构......................................................................................................19 § 3.1 实 体 ENTITY ..............................................................................................19 § 3.2 结构体 ARCHITECTURE ............................................................................26 § 3.3 块语句结构 BLOCK .....................................................................................29 § 3.4 进程 PROCESS .............................................................................................32 § 3.5 子程序(SUBPROGRAM)....................................................................................35 3.5.1 函数FUNCTION ..................................................................................36 3.5.2
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值