重新学习FPGA（一）：EDA技术

目录

      PLD的发展

      EDA技术的发展

      Top-down的设计方式

      IP复用技术

     参考资料

PLD的发展：

可编程逻辑器件（Programmable Logic Device，PLD） 的出现极大地改变了设计制作电子系统的方式和方法，它经历了可编程逻辑阵列（Programmable Logic Array，PLA）、通用阵列逻辑（Generic Array Logic，GAL）、现场可编程门阵列（Field Programmable Gate Array，FPGA） 和复杂可编程逻辑器件（Complex Programmable Logic Device，CPLD）的高级形式的发展。
优点：简化电路设计、降低研制成本、提高系统可靠性。

EDA技术的发展：

电子系统的的设计理念和设计方法经历了三个阶段：
1、电子CAD（Computer Aided Design）阶段
2、电子CAE（Computer Aided Engineering）阶段
3、电子设计自动化（Electronic Design Automation，EDA） 阶段

EDA工具的定义： 以计算机为工具，设计者基于EDA软件平台，采用原理图或者硬件描述语言（HDL）完成设计输入，然后由计算机自动完成逻辑综合、优化、布局布线和仿真，直至对于目标芯片（CPLD、FPGA）的适配和编程下载等工作。换言之，即辅助进行电子设计的软件工具及技术统称为EDA。

Top-down的设计方式：

Top-down设计方式

Top-down设计，即自顶而下的设计。在Top-down的设计过程中，需要EDA工具的支持，有些步骤EDA工具可以自动完成，比如综合等。

IP复用技术：

电子系统的设计越来越向高层发展，基于IP复用（IP Reuse）的设计技术越显示出优越性。IP 核是指完成某种功能的设计模块。
IP 核分为硬核、固核和软核三种：

• 软核： 软核在EDA 设计领域指的是综合之前的寄存器传输级(RTL) 模型；具体在FPGA 设计中指的是对电路的硬件语言描述，包括逻辑描述、网表和帮助文档等。软核只经过功能仿真，需要经过综合以及布局布线才能使用。其优点是灵活性高、可移植性强，允许用户自配置；缺点是对模块的预测性较低，在后续设计中存在发生错误的可能性，有一定的设计风险。软核是IP 核应用最广泛的形式。
• 硬核：硬核在EDA 设计领域指经过验证的设计版图；具体在FPGA 设计中指布局和工艺固定、经过前端和后端验证的设计，设计人员不能对其修改。不能修改的原因有两个：首先是系统设计对各个模块的时序要求很严格，不允许打乱已有的物理版图；其次是保护知识产权的要求，不允许设计人员对其有任何改动。IP 硬核的不许修改特点使其复用有一定的困难，因此只能用于某些特定应用，使用范围较窄。
• 固核：IP固核的设计程度则是介于软核和硬核之间，除了完成软核所有的设计外，还完成了门级电路综合和时序仿真等设计环节。一般以门级电路网表的形式提供给用户。

硬核是固化在FPGA内部的特殊硬件电路，简单理解的话，可以把硬核看成是嵌入在FPGA内部的ASIC。如嵌入式RAM，嵌入式乘法器，PLL等。软核是用FPGA的通用逻辑资源（LUT+FF)搭建而成的。

参考资料：

数字系统设计与Verilog HDL