fpga学习 使用Vivado遇到的一些小问题

开工了！上一篇文章里面介绍了程序烧录的过程：fpga学习day4 开发板到啦~使用viavdo进行管脚约束-CSDN博客文章浏览阅读354次，点赞9次，收藏8次。bit文件是FPGA的可执行文件，因此需要先将我们编写的内容转化为bit文件，点击"PROGRAM AND DEBUG"中的"Generate Bitstream"，就完成了可执行文件的生成。文件3后面会显示一个target，说明这就是在烧录中的目标文件(告诉板子管脚怎么对应)，如果一个文件中存在多个xdc文件，我们需要根据实际的情况去我们需要的是哪个文件。右键"此电脑"——"管理"，弹出如下对话框，点击"设备管理"——"通用串行总线控制器"，查看是否能够检测到我们的JTAG。https://blog.csdn.net/crrrd/article/details/135820035?spm=1001.2014.3001.5501

但是，当我们测试了程序运行的正确性后，如果此时直接将板子断电，vivado会出现这样的报错：

可见这个报错是由于检测不到target引起的。也就是说此时软件还默认我们处于烧写状态，此时我们关闭了板子的电源后自然会出现报错。因此完成烧录后，应该先关闭vivado的烧录功能：右键Open Hardware Manager，点击出现的Close，这样就关闭了烧录功能。

关闭它并不会影响程序在板子中的运行，确认运行正确后对板子断电也就不会再出现报错。