RISC-V学习整理

最新推荐文章于 2024-07-15 19:52:38 发布
最新推荐文章于 2024-07-15 19:52:38 发布
阅读量1.1w 收藏 56
点赞数 10
文章标签： RISC-V
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/csbei19891218/article/details/87880578
版权

RISC-V学习整理

目前网上关于risc-v架构概念介绍的文章比较多，本文从开发角度把学习中的记录整理出来。
以下为作者为自学记录内容，文章仅抛砖引玉，有学习需要的同学还需以官网及risc-v专家的书籍为准。
有错误欢迎指出，共同学习进步。

RISC-V:

  1. RV32I RV32E
    RV32G表示RV32IMAFD
    I – 32位地址空间，32个通用寄存器
    M – 整数乘，整数除
    A – 原子操作指令
    F – 单精度浮点
    D – 双精度浮点
    C – 压缩指令，长度16
  2. RISC-V仅支持小端
    RISC-V不支持地址自增自减
    RISC-V有2条无条件跳转指令，6条条件跳转指令

汇编部分:

1.伪操作，汇编结束伪操作就结束
2. .option rvc 表示接下来的汇编程序可以被汇编生成16位宽的压缩指令
  .option norvc 表示接下来的汇编程序不可以被汇编生成16位宽的压缩指令
3. li 赋值
  la 标签地址赋值

中断和异常:

  1. 广义中断和异常都称为异常
    同步：非法地址空间，访问地址属性，取指非对齐，非法指令，断点
    异步：外部中断(精确)，读写存储器(非精确)
  2. 异常发生 --> 硬件更改寄存器 --> 软件读取寄存器判断 --> 异常处理
    系统会读取mcause寄存器判断何种异常从而跳转异常处理
    RISC-V硬件不会保存上下文，需要软件保存和恢复
  3. 相关寄存器
    mtvec
    异常入口地址寄存器，指定异常处理的pc地址，软件可以更改其值
    高30为是BASE
    低2位是mode模式 —| mode=0 所有异常响应 BASE 为 PC
    | mode =1 —| 狭义异常响应 BASE 为 PC
    | 狭义中断响应 BASE+4×casue(中断异常编号) 为 PC
    mcause
    软件可读取寄存器，查看异常原因
    高1位 interropt域
    低31位 异常编号域 --> 定义了12种中断类型和10种异常类型
    mepc
    保存原PC，用于异常返回，可读写，软件可以更改
    中断时，mepc为下一条指令
    异常时，mepc为发生异常时当前的PC
    mtral
    异常值
    如果存储器访问，mtral为存储器地址
    如果非法指令，mtral为非法指令编码
    mstatus
    机器模式状态
    MIE=1，该模式下中断全局打开，为0关闭
    进入异常和退出时都会更改此寄存器
  4. RISC-V狭义的异常不可以被屏蔽
    狭义的中断可以被屏蔽，通过中断使能寄存器mie控制
  5. RISC-V不支持硬件中断嵌套
    进入异常后，mstatus中mie会被硬件该为0,则中断全局关闭，不支持硬件中断嵌套
    中断嵌套需要有软件实现:
    a.读取mcause确认是中断
    b.软件强写mie为1
      打开mie前需要注意 —| 屏蔽优先级低的中断可以修改mie中几个域
                          | 也可以通过修改PLIC屏蔽低优先级中断
                          | 软件注意保存中断上下文
                          | 软件注意修改mepc值，恢复使用

PLIC 平台级别中断控制器:

  1. 支持0~7共8个中断目标
    中断编号0 做为保留，实际中断源为(支持个数-1)个
    优先级为0~7，数字越大，优先级越高。优先级0可以认为屏蔽中断
    另一种屏蔽中断方法是设置中断使能寄存器 IE为0

  2. 中断处理流程
    a 中断使能IE为1，中断源优先级大于0
    b 外部中断经过gateway 寄存器IP(只读)被置1。
    c 仲裁，优先选择高优先级中断，优先级一样则选编号小的中断，仲裁结果必须大于中断目标优先级阈值
    d 产生中断。
    e 中断目标读取存储器地址映射的中断响应寄存器(可读)进行响应，且返回id ，通过此id进行中断处理
    f 将id写入中断完成寄存器(可写)表示中断结束，硬件自动将IP置0， 解除gateway屏蔽，以便其他中断产生

北落师门|
关注
RISC-V相关概念整理
qq_39579290的博客
02-25 3416
目录 1.RISC-V的概念 2.RISC-V的易错点 3.SoC（片上系统） 4.内核 5.协处理器 6.敏捷开发 6.1 敏捷开发的概念 6.2 敏捷开发模式的分类 7.MMIO 7.1 MMIO的概念 7.2 Port I/O和MMIO的主要区别 8.Verilog HDL 9.Chisel 10.RTL生成器 10.1 RTL生成器的概念 10.2 RTL级的基本要素和设计步骤 11.Chipyard框架 12.Gemmini 13.Rocket Core 1
RISC-V学习
weixin_39587614的博客
11-25 535
RISC-V指令集分类 RISC-V的指令集使用模块化的方式进行组织，每一个模块使用一个英文字母来表示。RISC-V最基本也是唯一强制要求实现的指令集部分是由I字母表示的基本整数指令子集，使用该整数指令子集，便能够实现完整的软件编译器。其他的指令子集部分均为可选的模块，具有代表性的模块包括M/A/F/D/C，如表1所示。 为了提高代码密度，RISC-V架构也提供可选的“压缩”指令子集，由英文字母C...
RISC-V— 架构基础知识学习
deilt
10-28 1万+
蜂鸟 E200 系列是一个开源的RISC-V 处理器。蜂鸟 E200 系列由中国大陆研发团队开发，用户能够轻松与开发人员取得交流和支持。RI蜂鸟 E200 处理器研发团队拥有在国际一流公司多年开发处理器的经验，使用稳健的Verilog 2001 语法编写的可综合 RTL 代码，以工业级标准进行开发。蜂鸟 E200 的代码为人工编写，添加丰富的注释且可读性强，非常易于理解。
RISC - V的快速了解
最新发布
weixin_65190179的博客
07-15 2296
RISC-V（发音为"risk-five"）是基于精简指令集计算（RISC）原则设计的一种开放标准指令集架构（ISA）。区别于x86或ARM等专有指令集架构，RISC-V允许任何组织或个人在遵守其开源许可协议的前提下，自由地使用、开发、制造和销售基于RISC-V的芯片和软件。这种开放性不仅推动了技术创新，还降低了进入门槛，使得更多的企业和研究机构能够参与到定制硬件解决方案的开发中。因此，RISC-V已经成为了教育、研究和商业领域中极为受欢迎的平台。
【跟我学RISC-V】（二）RISC-V的基础知识学习与汇编练习
April_Zhao的博客
05-04 3601
逐指令讲解和实践
大道至简——RISC-V架构之魂（中）
热门推荐
zoomdy's blog
03-16 3万+
本文为《RISC-V CPU设计》专栏和《RISC-V嵌入式软件开发》专栏系列文章之一。 注：本文节选自“硅农亚历山大”所著国内第一本系统介绍CPU与RISC-V设计的中文书籍《手把手教你设计CPU：RISC-V处理器篇》（预计将于2018年3~4月上市）。 原文出处：大道至简——RISC-V架构之魂（中） “大道至简——RISC-V架构之魂”——分成上中下三篇，本文是中篇。关注...
RISC-V
嵌入式与人工智能
12-30 294
瓜大三哥 蜂鸟E203系列 蜂鸟E203系列——RISC-V资料 芯来科技官网 RISC-V MCU
RISC-V，芯片中的网红战斗机，究竟是个什么鬼
不积跬步，无以至千里！
07-12 3015
说到芯片，大家一般都自然而然的想到电脑、手机。是的，这两位确实是芯片的典型用户，但是却不是唯一用户，更不是最大用户。随着半导体技术的日益精进，现代的电子设备，没有几个不用到芯片的，包括日常最常见的遥控器、玩具、家用电器等等，每个里面都至少含有一个芯片，有的甚至含有多个。这一点相信大家应该都清楚了。 另外，近两年来，自从中兴被美国禁运事件起，国人对芯片的关注度也被提升到前所未有的高度。似乎一夜之间，...
[RISC-V学习]《手把手教你设计CPU——RISC-V处理器》笔记（一）2021/11/10
qq_41876038的博客
11-11 4400
我要开始研究RISC-V了，从0开始学起。如果你想快速读这本书，快速汲取其中的精华，就看我的读书笔记叭！ 第一部分 CPU与RISC-V综述 该部分将介绍CPU的一些基础背景知识、RISC-V架构的诞生和特点。 第1章 一文读懂CPU之三生三世 主要介绍CPU的基础知识、指令集架构的历史、国产CPU的发展现状及原因、CPU的应用领域、各领域的主流架构、RISC-V的诞生背景等。 1.1 CPU概述 区分“处理器”和“处理器核”，“CPU”和“Core” “处理器核”/“Core”：处理器内部最
RISC-V架构生态及相关学习记录
weixin_47983247的博客
06-10 717
RISC-V架构生态及相关学习记录
【RISC-V学习】《手把手教你设计CPU——RISC-V处理器》笔记（二）2021.11.11
qq_41876038的博客
11-11 2543
本文只针对RISC-V的相关内容大纲进行整理，对于蜂鸟E200处理器的内容基本上简要略过。且内容只是大纲部分，便于对本文有全局的理解，以及便于今后的翻阅查找。 第二部分 手把手教你使用Verilog 设计CPU 第五章 蜂鸟E200设计总览和顶层介绍 第五章主要以蜂鸟E200为具体实例介绍如何设计一款RISC-V CPU，从宏观入手，介绍若干处理器设计的总览要诀。 本章可以让我们清楚设计RISC-V CPU要从哪几个方面进行考虑，不需要清楚具体的实现细节。 5.1 处理器硬件设计概述 1.架构和
risc-v文档
10-13
risc-v特权指令集，覆盖了除了用户级 ISA 之外所有的 RISC-V 其他方面的内容，包括特权指令、运行操作系统所需的额外功能、接入外部设备。
RISC-V 中文教程手册
07-02
资源来自互联网，RISC-V 的中文教程手册，RISC-V-Reader-Chinese-v2p1.pdf，有时候下载不太方便，所以放在这里供大家下载与查阅
浅析 RISC-V 生态架构
ChelsaCheng
01-09 896
RISC-V 生态架构浅析 前言 RISC-V最近越来越多的出现在科技新闻中，大量的公司加入到RISC-V研究和生产中。在越来越多的RISC-V研究热下，毋容置疑的是RISC-V的时代即将到来。让我们在这浪潮翻滚起来前，一起掀开RISC-V的神秘面纱，提前了解一下RISC-V究竟是什么。 什么是RISC-V RISC-V应该泛指RISC-V指令集及其衍生出来的一系列生态。而RISC-V指令集，类似...
RISC-V学习笔记（2）
夏风喃喃的博客
07-14 7607
第二章 指令：计算机的语言
RISC_V学习之二 RISC_V架构基础
fighting2019的博客
04-09 493
参考与芯来科技视频。侵权删 注释：ARM A5为32bit Rocket为64bit，本应该64位比64位面积和功耗增加，但是相反；
【跟我学RISC-V】（一）认识RISC-V指令集并搭建实验环境
April_Zhao的博客
04-29 5946
跟我一起学RISC-V指令集吧
新手学习RISC-V指导（历史发展，架构介绍，指令集，学习路线，汇编示例）
艾格北峰嵌入式
09-04 799
RISC-V架构采用了基于定长指令（Fixed-length instruction）和模块化设计方案。具体来说，RISC-V的指令长度为32位，在指令长度相同的前提下，RISC-V的指令数量比ARM、x86等指令集更少，使得其指令执行效率更高。此外，RISC-V采用了模块化的设计方案，即架构分层，并且每一层都具有可扩展性。这种设计方案可以帮助RISC-V架构更好地适应未来的技术发展和用户需求。
狂奔的RISC-V
xingsongyu的博客
02-15 1403
原文：https://zhuanlan.zhihu.com/p/100841208 来源：内容由公众号半导体行业观察（ID：icbank）原创，谢谢。 不得不说，过去一年是RISC-V飞速发展的一年。无论是国内还是国外，越来越多的企业开始进军这个市场，不少设计在众多领域崭露头角，并获得了越来越多的芯片制造商、工具供应商、大学和代工厂的支持。2019年国内公司对RISC-V紧密布局，阿里平头哥、...
RISC-v学习手册
04-11
RISC-V（Reduced Instruction Set Computer - V）是一种开放的指令集架构（ISA），它是基于精简指令集计算机（RISC）原则设计的。RISC-V的设计目标是简洁、灵活和可扩展，它提供了多种不同的指令集扩展，可以适应各种应用场景和需求。 RISC-V学习手册是一本详细介绍RISC-V指令集架构和编程的教材，它通常包含以下内容： 1. RISC-V的基本概念和设计原则：介绍RISC-V的基本概念、设计哲学和特点，帮助读者理解RISC-V的设计思想。 2. 指令集架构：详细介绍RISC-V的指令集架构，包括不同指令集扩展的特点和使用方法。 3. 汇编语言编程：教授如何使用RISC-V汇编语言进行编程，包括指令的格式、寄存器的使用、内存访问等。 4. 编译器和工具链：介绍如何配置和使用RISC-V的编译器和工具链，包括交叉编译、调试等。 5. 系统级编程：介绍如何进行系统级编程，包括中断处理、异常处理、内存管理等。 6. 应用开发：介绍如何使用RISC-V进行应用开发，包括操作系统、嵌入式系统等。 如果你想学习RISC-V，可以通过阅读RISC-V学习手册来深入了解RISC-V的原理和编程方法。同时，还可以参考RISC-V官方网站和相关的开源项目，以获取更多的学习资源和实践经验。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值