W25Q128数据手册翻译（1）

W25Q128数据手册翻译（1）

• 1 概述
• 2 特性
• 3 器件封装类型和引脚配置
• 4 引脚描述
• • 4.1 Chip Select（/CS）（以下称片选或者/CS）
  • 4.2 串行数据输入，输出和IO（DI，DO，以及IO0，IO1，IO2，IO3）
  • 4.3 写保护（/WP）
  • 4.4 保持（/HOLD）
  • 4.5 串行时钟（CLK）
  • 4.6 复位（/RESET）
• 5 方框图

1 概述

W25Q128FV(128Mbit)型串行Flash存储器面向受限于空间、引脚和功耗的系统，提供了一种存储解决方案。25Q系列存储器相比于普通的串行Flash器件提供更好的灵活性和性能表现。它们是代码存储、代码直接通过双线/四线SPI运行、存储音频、文本和数据的理想选择。该器件可在2.7V到3.6V的供电电压下工作，工作时电流消耗最低4mA，在掉电模式下消耗仅1uA。所有的器件都提供节省空间的封装。

W25Q128FV存储阵列组织成65536个可编程的页，每个页包含256字节。一次最多可以编程256字节。页的擦除可以按照16页/组（4KB的扇区擦除）进行、按照128页/组（32KB的块擦除）进行、按照256页（64KB的块擦除）进行、或者整芯片进行擦除。W25Q128FV有着4096个可擦除的扇区，或者说是256个可擦除的块。扇区的较小的尺寸（4KB），允许在需要数据或者参数存储的应用中实现更好的灵活性。

W25Q128FV支持标准的串行外设接口（以下称SPI），双线/四线IO模式SPI，以及2周期指令的QPI接口：包括串行时钟，数据选择，串行数据IO0，IO1，IO2（/WP），IO3（/HOLD）。SPI时钟频率最高可达104MHz，因此在双IO SPI模式下等效于208MHz，四IO SPI/QPI模式下等效于416MHz。这些传输速率比标准的异步8位或者16位并行Flash存储器表现得更好。连续读模式可以实现高效的存储器访问，其只需要消耗8个时钟的前导指令，外加24位的地址，从而实现完全的XIP(execute in place)操作。

芯片提供一个保持引脚，一个写保护引脚以及一套写保护机制，连同top或者bottom阵列的控制，提供更灵活的控制。此外，器件支持JEDEC标准制造商和器件ID以及SFDP寄存器，还有64位的唯一序列号，以及3组各256字节的安全寄存器。

2 特性

• SPI Flash存储器的新家族
  -W25Q128FV：128M-bit/16M-字节
  -标准SPI：CLK, /CS, DI, DO, /WP, /Hold
  -双线SPI：CLK, /CS, IO0, IO1, /WP, /Hold
  -四线SPI：CLK, /CS, IO0, IO1, IO2, IO3
  -QPI：CLK, /CS, IO0, IO1, IO2, IO3
  -软件或者硬件复位

• 最高性能的串行Flash
  -104MHz的SPI时钟信号
  -在双线或者四线SPI模式下等效于208M/416M
  -传输速度可达约50MB/S
  -超过100000次擦除/编程循环
  -超过20年的数据保存能力

• 高效的“连续读”和QPI模式
  -以8/16/32/64字节回环大小连续读
  -存储器寻址最少只需要8个周期
  -QPI接口减小了指令开销
  -允许XIP操作
  -性能超过x16模式的并行Flash

• 低功耗，宽温度范围
  -单电源供电，2.7V～3.6V供电范围
  -工作时最低4mA电流消耗，掉电时小于1uA的电流消耗（典型值）
  -工作温度-40～+85摄氏度

• 4KB扇区大小，架构灵活
  -单扇区/块擦除（4KB/32KB/64KB）
  -对于某个需要编程的页，可任意编程1～256字节
  -擦除/编程可挂起和恢复

• 高级的安全特性
  -软件方式和硬件方式的写保护
  -上电时锁定和OTP保护
  -Top/Bottom，或者全部存储阵列保护
  -独立的块/扇区阵列保护
  -每个器件有着64位的唯一ID
  -可发现参数（SFDP）寄存器
  -3×256字节的安全寄存器，支持OTP锁定
  -易失/非易失状态寄存器位

• 空间优化的封装
  -8引脚SOIC / VSOP封装，208-mil尺寸
  -8引脚PDIP封装，300-mil尺寸
  -8引脚WSON封装，6x5-mm / 8x6-mm
  -16引脚SOIC封装，300-mil尺寸（有额外的/RESET引脚，也就是和/HOLD分开的）
  -24引脚TFBGA封装，8x6-mm尺寸
  -可联系winbond获取KGD(裸片)或者其他选项

3 器件封装类型和引脚配置

（略，请参考英文版）

4 引脚描述

4.1 Chip Select（/CS）（以下称片选或者/CS）

SPI的片选（/CS）引脚用来允许或者禁止器件的操作。当/CS为高电平时，器件不会被选中，此时串行数据输出（DO，或者IO0，IO1，IO2，IO3）引脚为高阻态。当未被选中时，器件的功耗将会进入到待机等级，除非此时正在进行内部的擦除，编程或者写状态寄存器等操作。当/CS引脚为低电平时，器件被选中，功耗将会增加到工作等级，此时可以发送指令到器件，或者从器件中读取数据等。上电之后，在发送一条新的指令给器件之前，必须将/CS从高电平拉低为低电平，从而使得指令可被接受。在上电和下电时，/CS引脚的输入电压必须跟随VCC的供电（参见“写保护”和插图58）。如果有必要，可将此引脚通过一个上拉电阻连接到VCC来满足这个要求。

4.2 串行数据输入，输出和IO（DI，DO，以及IO0，IO1，IO2，IO3）

W25Q128FV支持标准SPI、双线SPI、四线SPI操作。标准SPI指令使用单向的DI（输入）引脚来写指令、地址或数据到器件，写入发生在CLK引脚的上升沿。标准SPI使用单向的DO（输出）引脚来从器件中读数据或者状态，读取发生在CLK引脚的下降沿。

双线SPI或者四线SPI指令使用双向IO引脚在CLK的上升沿串行地写指令、地址或者数据到器件，或在CLK的下降沿从器件中读取数据或者状态。四线SPI模式操作需要设置状态寄存器2中的非易失位QE为1。如果QE=1，则/WP引脚成为IO2引脚，/HOLD引脚成为IO3引脚。

4.3 写保护（/WP）

写保护（/WP）引脚可以用来防止状态寄存器被写入。联合状态寄存器中的一系列块保护设置位（CMP，SEC，TB，BP2，BP1和BP0）以及状态寄存器保护位（SRP），最小至4KB的扇区，大到整个存储器阵列可以被硬件保护。/WP引脚低电平有效。当状态寄存器2中的QE位置位以使能四SPI模式时，/WP引脚的功能则无效，因为该引脚此时作为IO2。参见插图1a-c以了解引脚配置和四IO操作。

4.4 保持（/HOLD）

/HOLD引脚允许器件在被选中的情况下暂停操作。当/HOLD引脚拉低时，即使/CS引脚为低电平，DO引脚仍然为高阻态，同时，出现在DI引脚和CLK引脚上的信号被忽略。当/HOLD引脚为高电平时，器件的操作可以恢复。/HOLD引脚主要用于多个器件共享一条SPI总线的情况。/HOLD引脚低电平有效。当状态寄存器2中的QE置位以使能四SPI模式时，/HOLD引脚的功能则无效，因为该引脚此时作为IO3。参见插图1a-c以了解引脚配置和四IO操作。

4.5 串行时钟（CLK）

SPI串行时钟（CLK）引脚为串行输入和输出操作提供时钟。（参见SPI操作）

4.6 复位（/RESET）

/RESET引脚允许外部控制器复位本器件。对于8引脚的封装，当QE=0时，通过配置状态寄存器，IO3引脚既可以被配置为/HOLD功能也可以被配置为/RESET功能。当QE=1，/HOLD和/RESET功能不再有效。但是在16引脚的SOIC封装里，有一个专用的/RESET引脚，其不受QE位值的影响。

5 方框图

图2 W25Q128FV串行存储器方框图