Linux下Verilog仿真过程(二)

本文延续上篇,介绍如何在Linux环境下进行Verilog仿真的图形用户界面操作,包括运行simv文件打开GUI,添加要监视的变量,设置仿真时间及启动运行,以获得更直观的仿真结果和利用其断点执行等高级功能。
摘要由CSDN通过智能技术生成

上一篇Linux下Verilog仿真过程(一)已经介绍了Verilog基本仿真问题

只不过仿真结果输出只是简单输出,不是很形象。

下面看一下“gui(图形用户界面)”的仿真结果。

1》运行生成的simv文件,如下:

出现如下gui界面

2》添加“watch”变量,即添加要监视变量

如图中1,选中要监视的变量,右键-->Add To Watches-->Recent (New View) ,即可将变量添加到监视中。

如下

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值