Linux下Verilog仿真过程（二）

最新推荐文章于 2024-05-31 15:52:36 发布
最新推荐文章于 2024-05-31 15:52:36 发布
阅读量4.8k 收藏 13
点赞数 1
分类专栏： Verilog HDL 文章标签： Verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/cxc19890214/article/details/40711007
版权

上一篇Linux下Verilog仿真过程（一）已经介绍了Verilog基本仿真问题

只不过仿真结果输出只是简单输出，不是很形象。

下面看一下“gui(图形用户界面)”的仿真结果。

1》运行生成的simv文件，如下：

出现如下gui界面

2》添加“watch”变量，即添加要监视变量

如图中1，选中要监视的变量，右键-->Add To Watches-->Recent (New View) ,即可将变量添加到监视中。

如下

最低0.47元/天 解锁文章
cxcbupt
关注
  • 1
    点赞
  • 踩
  • 13
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Linux下Verilog仿真过程（一）
cxcbupt
11-02 1万+
1》编写测试模块fa_seq.v
Linux 下的verilog
11-10
Linux 下的verilog Linux 下的verilog Linux 下的verilog Linux 下的verilog
verilog之四位全加器的编译及仿真（用开源免费的软件——iverilog+GTKWave）
weixin_30617561的博客
04-18 716
四位全加器的verilog的代码比比皆是，这里上一个比较简单的： /* 4位全加器全加器需要有输入输出，需要有下级向上进位的输入， 需要有向上一位进位的输出。大家看一下，这个模块已经包含全部的输入输出信息。 大家都知道，N位加法器得出来的出来的和最多是N+1位 因此可以清晰从下面代码中看到相关信息。 然后assign用的是阻塞赋值。相加即满足相关的需求。 */ mod...
github有趣项目：Verilog在线仿真（ DigitalJS+edaplayground）
最新发布
ResumeProject的博客
05-31 988
【代码】github有趣项目：Verilog在线仿真（ DigitalJS+edaplayground）
Linux下NC Verilog的基本使用教程
高阶近似的博客
11-06 961
NC Verilog是Cadence公司开发的Verilog仿真工具，用于验证和调试HDL设计。本文主要对Linux下NC Verilog的基本使用进行了一个简单的介绍
搭建 Verilog 仿真环境
车子（chezi）
01-24 2646
搭建 Verilog 仿真环境 对于 Verilog 的初学者，有一个仿真环境是必要的。这就好比是刚开始接触 C 语言，连 C 语言的开发环境都没有，怎么学习 C 语言呢，难道靠大脑模拟运行吗？ 本文介绍如何在 Linux 操作系统（以 Ubuntu 为例）下搭建一个轻量级的 RTL 仿真环境。 安装软件 要安装 2 个软件 sudo apt-get install iverilog sudo apt-get install gtkwave 准备代码 安装好后可以做个实验。 先准备两个文件 count.v
ncverilog 仿真详解.docx
11-26
在 Linux 下，用户可以执行 source run 命令来配置好这些文件，然后执行 simvision 命令来查看 run 文件的内容。 ncverilog 的波形查看配套软件是 simvision，其中包含原理图、波形、信号流等查看方式。用户可以...
Desktop_IC设计_Linux下的IC设计_
09-29
通过学习"IC设计基础-Linux操作系统.zip"，你可以了解如何在Linux下安装和使用这些语言的编译器和仿真器，例如Icarus Verilog或GHDL。理解语法和逻辑门的表示方法是开始学习的关键。 接下来，"VCS learn.zip"可能...
timblogiw.rar_VHDL/FPGA/Verilog_Unix_Linux_
08-11
综上所述，这个压缩包可能包含了一个用于Linux环境下的FPGA视频输入驱动程序的源代码，该驱动程序利用了VHDL或Verilog在FPGA上实现的功能，并可能借助了英特尔的Timberdale技术来优化I/O性能。开发者或工程师可以...
bist.rar_VHDL/FPGA/Verilog_Unix_Linux_
08-12
这些章节可能涵盖了BIST的基本原理、VHDL和Verilog在设计中的应用、如何在Unix/Linux环境下实现和测试FPGA设计，以及相关的高级主题，如内存BIST的设计和实现策略。 学习这些内容有助于电子工程师和嵌入式系统...
Linux系统下VCS2016和Verdi_2016的安装教程
weixin_42905573的博客
05-20 4652
在之前本公众号写过两篇关于工具更新对仿真调试提高效率的文章，【干货】推荐一款FPGA仿真调试鸟枪换炮的工具！昨天发布了一下NC+SimVision+Vivado联合仿真环境的建立，链接：...
MAC上写Verilog并编译仿真
热门推荐
Zach_z的博客
12-13 2万+
MAC上写Verilog
全平台轻量级 Verilog 编译器 & 仿真环境
weixin_34380948的博客
03-22 3997
一直苦于 modelsim 没有Mac版本，且其体量过大，在学习verilog 时不方便使用。 终于找到一组轻量级且全平台 ( Linux+Windows+macOS ) 的编译仿真工具组。 Icarus Verilog + gtkwave 两者为轻量级verilog编译工具，一共不超过20M。 wiki用户指南链接: iverilog 安装工具 Mac利用Homeb...
Linux 下Verilog编辑及仿真
qq_45061393的博客
06-26 3165
Linux 下Verilog的编辑及仿真
使用modelsim进行Verilog仿真（包含testbench编写）
weixin_43506155的博客
06-24 1万+
系列文章目录 那啥书接上回 FPGA verilog入门 提示：写完文章后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录系列文章目录前言一、Modelsim工程新建二、Testbench脚本编写三、仿真总结 前言 上一次在FPGA verilog入门中说到使用quartus II 对开发板进行操作点亮LED，在这个过程中实现了Verilog的编写以及在quartus II 中完成了功能性仿真，这回使用modelsim进行仿真。 提示：以下是本篇文章正文内容。 一、Modelsim工程新建
linux 程序仿真,Linux下Verilog仿真过程（一）
weixin_29065015的博客
05-01 907
1》新建一个工作目录，以后相关的仿真文件都放在此目录下，如我的目录为：/home/xiaochuan/scr2》编写模块文件(为了便于管理相关代码文件，可以将代码文件单独放在一个目录下，如home/xiaochuan/scr/MyFirstVerilogProject)。以下是用always语句对1位全加器电路建模的示例，fa_seq.v代码如下：module fa_seq(A, B, Cin, ...
verilog仿真技巧与bug集合
qq_44404407的博客
12-29 1432
文章目录想 1.初学者不建议在设计文件中加入仿真语句； 2.初学者也不会在tb里使用类似always一样的设计。 对于1.因为把仿真通过的HDL修改为可以综合下板的HDL是很难的一件事，但是适当的使用预编译ifdef来控制何时使用仿真语句，这样可以在设计文件需要综合时忽略仿真语句。在设计文件中使用仿真语句虽有风险，但是可以提现一个人的HDL能力（设计文件里加上initial真的很爽，很方便） 对于2.，使用的always设计通常是为了模拟某种时序而进行的描述，一般初学者只是使用initial，task来产生
[Ubuntu][64bit]Linux下的Verilog仿真-1
I have a adream
06-23 4566
github: git://github.com/adream307/iverilogTest.git 1.使用 iverilog 编译 2.使用 vvp 运行仿真程序 3.使用 gtkwave 观察仿真波形 注意事项： 使用 gtkwave 观测仿真波形，必须生成 lxt文件，那么在测试脚本(tb.v)中必须使用 $dumpfile, $dumpvars, $dumpflush
【Verilog TestBench教程】
u013353078的博客
01-27 1万+
Verilog TestBench教程1. Verilog Testbench 的结构2. 实例化待测模块（DUT）3. 时间建模4. Verilog 初始化模块/永久循环5. Verilog 系统任务参考文献 1. Verilog Testbench 的结构 TestBench文件中，包括了很多不可综合的Verilog代码，这些代码可以用于生成测试激励，并且用于检查待测模块是否满足了设计的要求。 激励模块用于生成测试信号，输出检测模块用于检测输出结构是否与设计预期结构相同。对于复杂的TestBench，
Linux中如何进行Verilog代码仿真
06-07
1. 安装Verilog仿真器，如Icarus Verilog或ModelSim。 2. 编写Verilog代码并保存为文件，如test.v。 3. 编写仿真脚本，如test.sh，包含以下命令： ``` iverilog -o test.vvp test.v vvp test.vvp ``` 或者使用...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值