项目场景:
提示:这里简述项目相关背景:
使用VIVADO调试 ddr3 + lvds信号,ddr3是自己的代码,lvds驱动是别人的代码。
问题描述
提示:这里描述项目中遇到的问题:
在实现时出现严重警告
[Shape Builder 18-119] Failed to create I/OLOGIC Route Through shape for instance m1/u0/inst/clkin1_ibufg. Found overlapping instances within the shape: m0/S0/inst/clkin1_ibufg and m1/u0/inst/clkin1_ibufg.
原因分析:
问题的分析:在代码中将一个时钟源同时给了两个时钟管理ip导致。
例如:由于ddr3代码使用了一个 MMCM(u0),同事的lvds代码中也有一个MMCM(u1),我把u0,u1两个MMCM的时钟都使用同一个板上晶振提供,所以报错。
如果将一个时钟同时给两个及以上的MMCM或PLL,就会报错,并且导致sys_clk无法绑定管脚
解决方案:
1.使用一个MMCM,生成所有需要用到的时钟。
2.将两个MMCM串联,即第一级MMCM输出的时钟,连接到第二级MMCM的输入