- 博客(6)
- 资源 (5)
- 收藏
- 关注
RSS订阅原创 utopia
The Level 1 and Level 2 Utopia specifications describe the data path between a Physicallayer device and an ATM layer device, utilizing a 8-bit or 16-bit data path, catering fordata rates of up to
2007-06-03 17:19:00
1152
原创 解决Slack为负值的一般方法
Slack为负值说明综合的电路的时序不能满足要求。解决的步骤如下：1. 找到关键路径：通过filter schematic或者直接查看时序报告，一般，关键路径的起点是主输入或触发器，终点是主输出或触发器2. 找出关键路径导致slack为负值的原因。原因可能是关键路径本身是一条假路径或者多周期路径。这两者可以通过修改时序约束来把此信息通告给综合器。如果
2007-06-02 22:03:00
20194
1
原创 如何看懂fpga设计中的综合报告
综合优化（synthesize）是指将HDL语言，原理图等设计输入翻译成由与或非门，RAM,触发器等基本逻辑单元组成的逻辑连接，也就是所谓的逻辑网表，并根据目标与要求（约束条件）优化所生成的逻辑连接，输出edf和edn等文件。综合过程包括两个内容，一是对硬件语言源代码输入进行编译与逻辑层次上的优化，二是对编译结果进行逻辑映射与结构层次上的优化，最后生成逻辑网表。综合结果的优劣直接影响
2007-06-02 22:01:00
4432
原创 Matlab与modelsim的联合仿真
Matlab与modelsim的联合仿真 signal GeneratorDemonstrate Link for ModelSim using MATLAB to implement a signal generator component.******************************************************************
2007-05-30 12:35:00
2662
原创 fpga综合报告
Synplify pro的一般步骤：导入源文件－>设置xilinx约束－>选择xilinx器件并设置必要的器件参数－>执行综合－>分析综合的结果－>再启动综合过程－>向xilinx提交网表和约束文件在执行综合的之前先要对源程序进行编译，检查语法正确性以及是否满足可综合风格，即执行run－>compile only。在tcl中会给出编译的提示，包括错误警告和notes，编译正确后会生成三
2007-05-30 12:33:00
3756
AN142522+RF+Amplifier+for+NXP+Contactless+NFC+Reader
2012-11-30
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人