8.4 自制操作系统: risc-v Machine寄存器 mip/mie

最新推荐文章于 2024-05-16 18:31:15 发布
最新推荐文章于 2024-05-16 18:31:15 发布
阅读量2.3k 收藏 10
点赞数 1
分类专栏： risc-v bare metal 文章标签： risc-v
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/dai_xiangjun/article/details/123425334
版权

mip

全称Machine Interrupt-Pending Register

mip寄存器是一个MXLEN-bit的读/写寄存器，包含了挂起中断的信息

mie

全称Machine Interrupt-Enable Register

mie寄存器是第一个的MAXLEN-bit位的读写寄存器，包含允许中断位

mie和mip的bits[15:0]是分配给标志中断的。bits[16:MAXLEN-1]是用户自定义。

如下图红色框所示。

了解本专栏 订阅专栏 解锁全文 超级会员免费看
byd yes
关注
  • 1
    点赞
  • 踩
  • 10
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
订阅专栏
RVVM:RISC-V虚拟机
03-09
RVVM-RISC-V虚拟机 用С编写的RISC-V CPU和系统软件实现 到目前为止做了什么 功能完备的RV32I指令集 C，M，A指令扩展 可扩展的快速指令解码器 物理内存 具有SV32虚拟寻址的内存映射单元（MMU） TLB地址缓存（大大加快了内存操作） MMIO处理程序 企业社会责任运营 UART文本控制台 引导加载 用法 目前使用GNU Make在* nix系统上构建。 但是，实际代码是跨平台的，将支持更多构建目标，包括Windows甚至嵌入式系统。 bootrom.bin文件是用户提供的原始二进制文件，在执行开始时的地址为0x80000000处加载。 git clone https://github.com/LekKit/RVVM cd RVVM make cd release.linux.x86_64 ./rvvm_x86_64 bootrom.bin 我们的队伍 L
mie散射求解+matlab
05-09
米散射matlab主程序，关于Mie球形粒子计算
riscv-asm:risc-v汇编语言
03-19
Tcl中的risc-v汇编程序 这个简单的risc-v汇编程序支持带有几个标准扩展的rv32和rv64。它的输出是一个原始列表，列出了源代码行，地址和字节（以十六进制表示）。当前不支持编写ELF。 指令集和扩展名： rv32G（IMAFD_Zicsr_Zifencei） rv64G（IMAFD_Zicsr_Zifencei） C-压缩指令 E-16寄存器 Q-四重浮子 Zfinx-X寄存器中的浮点数 其中包含一个非常简单的example.rva。尝试make example $ make example ./rva.tcl -march rv32gc example.rva 00005 0100 00C58533 add a0 a1 a2 00006 0104 FFFFC297 auipc t0 top 00006 0108 12E1 addi t0 t0
解读两大精简指令集：RISC-V和MIPS
热门推荐
TroubleMaker
03-16 2万+
来源：内容来自「SIMIT战略研究室」，谢谢。 当前CPU的两大架构是CISC（复杂指令集）和RISC（精简指令集），x86是CISC的代表架构，占领了95%以上的桌面计算机和服务器市场。Arm作为RISC的一种，在智能手机、可穿戴设备等移动处理器市场占领主要地位。针对物联网、5G、AI新兴领域的应用，RISC-V和MIPS两大精简指令集架构再次登上历史舞台。 - RISC-V - ...
RISV-Reader小结
qq_44495904的博客
10-09 719
RISV-Reader总结回顾
【RISC-V】外部中断
佳大先生的博客
07-03 3525
分为中断与异常，这里主要记录RISC-V指令集的中断。mstatus寄存器的MIE标志位是全局中断开关位，相当于一级中断标志。用于设置M/S/U模式下对应的External/Timer/Software中断。（M/S/U下方特权模式说到） 在RISCV下，将中断（interrupt）又细分为三种类型：定时中断(timer)、核间中断(soft)、中断控制器中断(external)。定时中断可以用于产生系统的tick，核间中断用于不同cpu核之间通信，中断控制器则负责所有外设中断。这个设计和arm下有点不一样
RISC-V学习笔记【中断和异常】
qq_40500005的博客
04-05 1万+
RISC-V架构的中断与异常 一般来说由处理器内部的事件或程序执行中的事件引起的程序跳转称为异常；一般的由处理器外部因素引起的程序跳转称为中断 广义上来说中断和异常都被处理器视为异常，一般将其分为同步异常和异步异常 同步异常 同步异常：由于执行程序指令流或者试图执行程序指令流而造成的异常 表现：CPU外部环境一定，多次执行时每次能够精确复现 常见的同步异常包括但不限于： 取指令访问到非法的地址区间 读写数据访问地址属性出错 取指令地址非对齐错误 非法指令错误 执行调试断点指令 异步异常 异步异常：产生原
RISC-V 特权架构
m0_53157173的博客
06-11 1277
RISC-V 特权架构
RISCV中断异常
qq_38502922的博客
09-01 1662
指令的PC值不对齐，会造成取指令不对齐错误。进入异常后，程序跳入相应中断服务程序中后，软件强行改写mstatus中mie改为1，再次打开。1.软件必须使用mret指令，然后硬件停止当前程序流，调到mepc里定义的pc地址去执行。这几个域的属性为只读，软件无法直接写这些域改变其值，只有中断源头被清除后才会相应归零。riscv架构中定义了csr寄存器机器模式中断使能寄存器mie来控制中断的屏蔽。2.读写数据访问的地址属性错误，如访问了只读的，会被MPU或MMU定位出。去执行mtvec寄存器里定义的PC地址。..
RISC-V SiFive U54内核——中断和异常详解
嵌入式Linux充电站
11-30 815
U54内核还支持两种类型的 RISC-V 中断：本地和全局。 本地中断：U54内核的本地中断只有2种，软件中断和定时器中断，这两个中断都由本地中断器（CLINT）生成。本地中断通过专用中断异常代码和固定优先级直接发送给单个 hart。 因此，本地中断没有仲裁，也不需要额外的内存访问来确定中断的原因。 **全局中断**：通过平台级中断控制器 (**PLIC**) 路由，该控制器可以通过外部中断将中断定向到系统中的任何 hart。 所有的外设都属于全局中断。
RISC_risc-v源码_makefile/VCS_verilog_源码
10-04
RISC全部源码，包含仿真文件，使用makefile脚本编写，能通过vcs编译
rars:RARS-RISC-V汇编程序和运行时模拟器
05-14
RARS-RISC-V汇编程序和运行时模拟器RISC-V汇编器，模拟器和运行时RARS将汇编和模拟RISC-V汇编语言程序的执行。 它的主要目标是为开始使用RISC-V的人们提供一个有效的开发环境。特征RISC-V IMFDN基础（riscv32和riscv...
扑克：RISC-V的实时操作系统
02-03
扑克：RISC-V的实时操作系统
RISC-V处理器设计（四）—— Verilog 代码设计
欢迎一起交流问题！
11-06 2088
从6月底刚开始接触 risc-v 架构，到现在完成了一个 risc-v cpu 的设计，并且成功移植了 rt-thread nano 到本 cpu 上运行，中间经过了 4个多月的时间，遇到了数不清的问题，也想过放弃，但好在最后还是坚持下来了，并且最终项目也得到了 gitee 的推荐，可以说是功夫不负有心人把。
漫谈LiteOS-LiteOS SDK支持RISC-V架构
华为云官方博客
02-05 3849
【摘要】 本文首先对RISC-V的架构做了简要的介绍，在此基础上实现了LiteOS在RISC-V架构上的适配过程的具体步骤，希望对你有所帮助。 1 RISC-V架构简介 RISC-V是一个基于精简指令集（RISC）原则的开源指令集架构(ISA)。 与大多数指令集相比，RISC-V指令集可以自由地用于任何目的，允许任何人设计、制造和销售RISC-V芯片和软件而不必支付给任何公司专利费。R...
【RISC-V】RISC-V寄存器
qq_43194080的博客
08-28 4439
【代码】【RISC-V】RISC-V寄存器简介。
RISC-V特权级寄存器及指令文档
Pandacooker的博客
05-08 1万+
RISC-V特权级寄存器及指令文档 M态寄存器 1. ISA寄存器 misa（read-write） base域： 1.编码了内部支持的ISA宽度. 2.当重置时，总是设置为支持的最宽ISA extensions域： 功能： 1.编码了现有的标准扩展。依照每个字母一位的方式 ，第0位代表A，第25位代表Z。 保留位总返回0 2.重置时为最大的扩展集合 2. mstatus 寄存器 XLEN-bit read/write register 寄存器结构： 位描述： xIE域： 当硬件线程运行于x模式，
RISC-V学习笔记（二）：RISC-V寄存器和指令系统
weixin_75067193的博客
09-27 1016
摆烂才是王道
如何快速上手进迭时空K1 RISC-V开发板：Banana Pi BPI-F3
最新发布
Banana PI 香蕉派的专栏
05-16 704
外围设备有 PCIe 2.0 2 Lane M.2 KEY M、PCIe 2.0 1 Lane MINI PCIe、4xUSB3.0 TYPE-A、WIFI/BT、TF Card、HDMI TX、MIPI DSI、MIPI CSI、TYPE-C、 2xRJ45等集成，集成稳定且可扩展的解决方案。按钮，插入 USB 电缆，然后松开按钮。（如果担心USB电量不足，可以先插上电源，然后松开按钮，再插上USB线）“sda1”指 USB 驱动器，“mmcblk0”指 SD 卡，“mmcblk2”指 EMMC。
自制操作系统: risc-v svnapot/svpbmt标准扩展
09-13
RISC-V是一种开源指令集架构，而SVNAPOT（Vector Nested Apotential SEs of Postfix Sum）和SVPBMT（Vector Bit Manipulation）则是RISC-V的标准扩展。 自制操作系统可以针对RISC-V的SVNAPOT/SVPBMT标准扩展进行开发和优化。这两个扩展为操作系统提供了更多的功能和性能优化的机会。 SVNAPOT扩展提供了嵌套向量运算和后缀和计算的支持。嵌套向量运算可以提高并行计算能力和向量处理效率，这对于处理大规模的数据集和复杂的任务非常有用。而后缀和计算可以在计算过程中生成一个向量，其中每个元素都是前面所有元素的和，这可以简化数据处理的逻辑，提高计算速度。 SVPBMT扩展则提供了更多的位操作功能，包括位反转、按位置换、位计数等。这些位操作可以在处理位级数据时提供更高效的算法实现和更快的计算速度。 对于自制操作系统来说，利用SVNAPOT/SVPBMT标准扩展可以提升操作系统的性能和功能。可以通过优化算法和数据结构来充分利用嵌套向量运算和后缀和计算的特性，从而提高数据处理和计算的效率。同时，利用SVPBMT扩展的位操作功能可以加速位级数据的处理，对于需要频繁操作位数据的任务，可以获得更好的性能表现。 总之，自制操作系统可以根据RISC-V的SVNAPOT/SVPBMT标准扩展进行开发和优化，从而提高操作系统的性能和功能，为用户提供更好的计算体验。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

byd yes

你的鼓励是我最大的动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值