ISE出租车计费器Verilog

最新推荐文章于 2024-09-01 13:27:15 发布
最新推荐文章于 2024-09-01 13:27:15 发布
阅读量225 收藏 4
点赞数
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/diaojiangxue/article/details/133049567
版权

名称：SE出租车计费器

软件：ISE

语言：Verilog

要求：

实验项目：出租车计费器 

一、项目名称：出租车计费器 

二、项目功能说明 

出租车计费器一般都是都是按公里计费，通常是起步费为 X1（12）元（X1 元可以行走 A（3）公里），超过起步费后每公里价格 X2（2）元，超过 B（10） 公里，每公里价格 X3（3）元。所以要完成一个出租车计费器，就需要两个计数 单位，一个用来计公里，另外一个用来计费用，在本实验中利用计数器来模拟出 租车计费器。计费器复位后，通过“开始”按键设定到起步价的记录状态，此时， 在起步价规定的里程里都一直显示起步价，直到路程超过起步价规定的里程时， 系统转换到每公里计费状态，里程每秒更新，步进为 1 公里。在出租车计费器正 常工作期间，需要提供在特殊情况下可以通过按键暂停计费的功能（此时里程不 更新），暂停后仍然可以通过按键继续计费。实验结果的显示用 4 位 LED 灯表示。 由于资源限制，利用两次 LED 灯显示组合成 8 位数值（小于 256）；同时，还要 考虑里程和费用的显示。 

框图.png

代码下载：ISE出租车计费器Verilog_Verilog/VHDL资源下载

代码网：hdlcode.com

设计文档(文档点击可下载)：

1. 工程文件

2. 程序文件

3. 程序编译

4. Testbench

5. 仿真图

设计文档.doc

 代码下载：ISE出租车计费器Verilog_Verilog/VHDL资源下载

FPGA代码库
关注
  • 0
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
出租车计费器Verilog设计
05-25
基于FPGA的出租车计费器Verilog设计
出租车计费器的Verilog语言简单完成
qq_37769423的博客
07-06 5181
1.本课程设计完成的计费器应具有如下功能： （1）实现计费功能，计费标准为：按行驶里程计算，起步价为7.0元，并在车行驶3km后按元/km计费，当计费器达到或超过20元时，每千米加收50%的车费，车停止不收费。 （2）现场模拟功能：以开关按键模拟千米计数，能模拟汽车启动、停止、暂停等状态。 （3）将车费和路程分别以十进制的形式显示出来。 2.设计思想以及过程 本次出租车计费器的设计主要是基于FPGA芯片，使用硬件描述语言VerilogHDL，用“自顶向下”的设计方法，编写一个出租车计费芯片，并使用quart
基于verilog语言的出租车计费器
09-22
基于verilog语言的出租车计费器程序设计
基于Verilog的出租车计价系统
11-17
基于Verilog的出租车计价系统（参照上海市出租车计价系统编写）
基于FPGA的出租车计价器设计verilog
findone2的博客
07-16 7681
系统规范 ： 2.1 ， 出租车计价器的要求 ： ◇ 出租车起步价为8元，行驶过程中大于两公里后每公里1元，中途停止等待时间累计大于三分钟后按每3分钟1元计价 。 ◇ 计价系统里程显示范围为：099公里，分辨率1公里。计价费用显示范围为：0999元，分辨率1元。等待计时器显示范围为：0~60分钟，分辨率1分钟。 2.2计价系统原理 ： 出租车载客后，启动计费器，整个系统开始运行，里程计数器和时间计数器从 0 开始计数，费用计数器从8开始计算。再根据行驶里程或停止等待的时间按以上的标准计费。若在行驶状态，则计
FPGA出租车计费器的Verilog源代码
allen_tony的博客
01-01 1万+
module fp50m(clk,reset,newclk,newclk1);input clk,reset;output newclk,newclk1；reg newclk,newclk1;reg [31:0] count,count1;always@(posedge clk or negedge reset)beginif(!reset)begin newclk<=1'd0; count<=3
出租车计费器
m0_62332958的博客
12-14 1194
1.课程设计目的 全面熟悉、掌握VerilogHDL语言基本知识，掌握利用verilog HDL语言对常用的组合逻辑电路和时序逻辑电路编程，把编程和实际结合起来，熟悉编制和调试程序的技巧，掌握分析结果的若干有效方法，进一步提高上机动手能力，培养使用设计综合电路的能力，养成提供文档资料的习惯和规范编程的思想。 2.课程设计题目描述和要求 本课程设计完成的计费器应具有如下功能。 (1)实现计费功能，计费标准为：按行驶里程计费，起步价为7元，并在车行3km后按2元/km计费，当计费器达到或超过20元时，
ISE 出租车计价器 课设
12-20
【ISE 出租车计价器 课设】项目是一个基于ISE（Xilinx ISE，Xilinx System Generator）的数字逻辑设计实例，旨在让学生理解和掌握如何使用硬件描述语言（如VHDL或Verilog）来实现实际应用中的计算逻辑。在这个项目中...
电子技术基础课程设计基于FPGA的出租车计费器的设计.zip
12-27
《电子技术基础课程设计：基于FPGA的出租车计费器设计》 在电子技术领域，FPGA（Field-Programmable Gate Array）是一种广泛应用的可编程逻辑器件，它允许用户根据需求自定义数字电路。本课程设计以FPGA为核心，...
verilog/FPGA出租车计价器
07-03
该资源针对NEXYS开发板设计，程序修改xdc后可适用于其他开发板；包含插拔钥匙、开关车门等部分的模拟，此外可通过里程与中途停留时间相结合的计费方式。程序经过下板验证，安全可靠！
Verilog数字系统课程设计 出租车计价器
09-14
使用Verilog硬件描述语言编写的出租车计价器，编写环境为Quartus ii 9.0，硬件平台为Cyclone EP1C6Q240C8. 实现主要功能如下： -输入时钟为系统晶振50Mhz. -两个开关分别控制：开始/停止计费，出租车行进中/停止等待 -一个开关控制所有数据的复位 -两个开关组合控制显示4种数据：当前计价（单位：元，精确到角）/当前行进总距离(单位：千米，精确到10m)/当前等待时间(单位：分，精确到分)/起步价内行进距离（单位：千米，精确到10m，详见计费规则） -计费规则：起步价9元/3千米，超出起步价部分2.4元/千米，停车等待时间内1元/10分钟（不足10分钟不计费）。 注：在起步价9元范围内，可算作是3元/千米，此时停车等待产生的费用也按照1元/10分钟折算到起步价内；即3元/千米的标准产生的行进费用与等待费用之和小于9元即视为起步价范围。（eg. 行进2千米，等待10分钟，总价为9元而非10元） 作为Verilog硬件描述语言初学者的入门项目，主要内容包含分频器、计数器、计算与数码管显示模块的简单实现与应用，具有一定的参考价值。
出租车模拟计费器 上海交通大学电子技术实验大作业
05-26
在本项目中，Verilog用于编写出租车计费器的逻辑控制模块，描述了计费规则和计价过程。例如，Verilog代码可能包含了对行驶距离、等待时间、起步价、每公里费用、低速附加费等各种计费参数的处理逻辑。 其次，ISE是...
基于Xilinx的FPGA板的出租车计价器
12-17
在本项目中，我们主要探讨的是如何利用Xilinx FPGA（Field-Programmable Gate Array）技术设计一个基于Basys2开发板的出租车计价器。这个实验是针对上海交通大学（SJTU）数字电子技术课程的实践环节，旨在让学生深入...
基于FPGA的出租车计价器设计（Verilog、basys3、含数码管模块、EDA设计与实践课程）
热门推荐
weixin_46347348的博客
08-19 2万+
版权声明：本文为博主原创文章，转载请注明作者和出处。 文章目录前言一、系统功能及设计要求1.系统功能2.设计要求二、系统设计方案、Verilog源程序与仿真结果分析1.计数分频模块div2.计程模块distancecount3.计时模块timecount4.控制模块control5.计费模块fee6.数码管显像模块smg_ip_model7.顶层模块taximeter三、约束与综合1.原理图2.引脚配置图四、系统硬件测试总结 前言 本文章是总结EDA设计与实践课程的成果，设计题目为出租车计价器 以下是本
出租车计费器verilog出租车计价器FPGA
diaojiangxue的博客
09-24 954
/（2）费用的计算及显示，出租车的起步价设为7.00元，当里程小于2km时，按起步价计算费用；费用显示方式为XXX，单位为元；//（2）费用的计算及显示，出租车的起步价设为7.00元，当里程小于2km时，按起步价计算费用；. charging_money_out(charging_money_out),//费用。. charging_money_out(charging_money_out)//费用。//（1）自行设定车速，根据计时转换为里程，里程显示方式为XXX，单位为km；
Quartus出租车计价器VHDL计费器
diaojiangxue的博客
09-24 603
启动键start表示汽车启动，起步价7元，同时路程开始计数，停止键stop表示熄火，车费和路程均为0，当暂停键pause为1时，车费和路程停止计数，当档位分别取0,1,2,3,时路程计数逐渐加快，路程超过3Km后，按设定逐步递增。--charge_en为计费脉冲，根据count控制计费脉冲，档位越高，脉冲频率越大。--出租车状态机控制。
fpga图像处理实战-双线性插值算法
weixin_62953178的博客
08-29 336
【代码】fpga图像处理实战-双线性插值算法。
FPGA速度优化
Qqyangleiyu的博客
08-26 1242
速度优化，主要就是设计时序进行优化吞吐量：每个时钟周期能处理的数据量，多少bit,b/s。为了提高吞吐量，大量的并行的设计被使用，再对数据处理完成之后对外传输，一般使用告诉串行I/O口，使得提高速率的前提又增加了稳定性设计延时：输入数据和数据被处理后输出的时间间隔。对于吞吐量来说，只关心流水线末端下线产品的数量，很少关系数据被处理的传输延迟。即尽量采用并行操作，减少流水操作。设计时序:指设计时钟速度，两个时序单元之间的最大延迟，决定了时钟频率（速度），可以得到一个最大时钟频率。
FPGA案例程序
最新发布
BABA8891的博客
09-01 857
以下是一个简单的Verilog模块，该模块实现了一个基本的计数器功能。计数器从0开始计数，每当接收到一个时钟信号的上升沿时，计数器的值就会增加，直到达到某个预设的最大值，然后重新从0开始计数（在这个例子中，为了简化，我们没有实现回绕逻辑，而是让计数器继续增加）。由于FPGA编程通常依赖于特定的硬件描述语言（HDL）和FPGA开发环境（如Xilinx Vivado、Intel Quartus等），以下代码将以Verilog HDL为例，并且是一个高度简化的示例，用于说明FPGA编程的基本概念。
出租车计费器verilog
12-27
根据提供的引用内容，以下是一个使用Verilog语言实现出租车计费器的简单示例： ```verilog module TaxiMeter( input clk, // 时钟信号 input reset, // 复位信号 input start, // 启动信号 input stop, // 停止信号 input wait, // 等待信号 output reg [3:0] distance, // 里程显示 output reg [3:0] amount // 金额显示 ); reg [3:0] pulse_count; // 脉冲计数器 reg [3:0] wait_count; // 等待计数器 reg [3:0] total_distance; // 总里程 reg [3:0] total_amount; // 总金额 reg [3:0] base_distance = 3; // 基本里程 reg [3:0] base_amount = 5; // 起步价 reg [3:0] per_km_amount = 2; // 每公里加价 reg [3:0] per_min_amount = 1; // 每分钟等待加价 always @(posedge clk or posedge reset) begin if (reset) begin pulse_count <= 0; wait_count <= 0; total_distance <= 0; total_amount <= 0; distance <= 0; amount <= 0; end else begin if (start) begin pulse_count <= 0; wait_count <= 0; total_distance <= 0; total_amount <= 0; distance <= 0; amount <= base_amount; end else if (stop) begin distance <= total_distance; amount <= total_amount; end else if (wait) begin wait_count <= wait_count + 1; total_amount <= total_amount + per_min_amount; end else begin pulse_count <= pulse_count + 1; if (pulse_count == 10) begin pulse_count <= 0; total_distance <= total_distance + 1; if (total_distance > base_distance) begin total_amount <= total_amount + per_km_amount; end end end end end endmodule ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值