硬件系统工程师宝典（5）-----信号反射怎么办？端接技术来帮你！

各位同学大家好，欢迎继续做客电子工程学习圈，今天我们继续来讲这本书，硬件系统工程师宝典。上篇我们说到描述信号传输过程的传输线理论，知道了信号是如何推进的，信号推进过程中的阻抗变化是由哪些因素造成的。信号在传输过程阻抗不匹配会发生什么？那就是信号的反射。

信号反射

在一个系统中，一个电气网络是一系列金属导体及由这些导体连接在一起的所有输入/输出端口的总和，一个电气网络至少包含三个元素：驱动端、传输互连结构和负载。

信号出现反射的原因是传输互连结构中出现了阻抗不连续点，致使信号在传输线上传输的某个点或某几个点处出现了瞬态阻抗不连续的地方，这会导致信号反射。

那么，阻抗的匹配与端接技术就是来解决信号传输时的阻抗不连续和信号反射问题。下图所示就是阻抗突变的示意图，最底部为大面积敷铜层（GND或Power）。其中，S1比较宽，S2比较窄，很明显在Rs1<Rs2，出现了阻抗不连续。

阻抗突变的示意图

在交界面，虽然阻抗发生了变化，但是电压和电流一定是连续的，即：在分界面的左边一点点的S1中有：Zs1=V1/I1；在分界面的右边一点点的S2中有：Zs2=V2/I2;那么，由电压和电流的连续性可知：V1=V2，I1=I2。分析上面的方程，如果没有反射，不可能同时成立，因为Rs1和Rs2是不相等的。

因此，在分界面必定存在反射回源端的信号。在S1部分的入射电压Vi会在S1部分产生一个从S1流向S2的正向电流Ii，反射电压Vf会产生一个S2流向S1的反向电流If，就有：Vi+Vf=V2；Ii-If=I2.

端接

反射是经常遇到的信号完整性（SI）问题，我们要在波形能接受的情况下尽量做到最大限度地抑制反射。

最重要的方式就是匹配电阻的阻值，匹配的端接确定（采用何种匹配），源端串接还是接收端并接。

1.串联终端匹配：串联终端匹配是指在信号发送端添加额外的电阻，使源端阻抗与传输线的阻抗相匹配，即Zout+R1=Zo

2.并联终端匹配：并联终端匹配是使负载端的阻抗与传输线的特性阻抗匹配。

这里要注意一般很少会同时采用上述两种终端匹配，使得源端、传输线、负载阻抗都匹配，这样接收端就无法靠电压的反射得到足够的电压幅值了。

各类端接方法的结构

根据电路结构不同，匹配的具体方式有以下几种：1.串联匹配2.末端并联下拉电阻匹配3.末端并联上拉电阻匹配4.戴维南匹配5.AC匹配

各类端接方法的结构

1.串联终端匹配：一般用于传输线上仅有一个负载，只需要一个电阻R靠近源端放置，这样Zout（源端阻抗）+Rt（匹配电阻）= Zo（特性阻抗）。

串联终端匹配不增加额外功耗，实现代价低，当驱动容性负载时，可以对驱动元件提供限流作用；加入的串联匹配电阻，增加了RC时间常数，减缓了负载端信号的上升时间，因此不适用于高速信号的阻抗匹配。

2.并联终端匹配是通过一个上拉到Vcc或下拉到GND的电阻进行匹配处理的方式，进行匹配的电阻Rt的阻抗值等于传输线的特性阻抗Zo。

并联终端匹配引入直流偏移，会额外增加功耗，在进行上拉处理时，需要上拉电源具有较好的稳定性，既有吸收电流的能力也有灌流能力。

3.戴维南终端匹配也是采用并联端接的方式，不过需要2个电阻，一个上拉电阻R2、一个下拉电阻R1，满足R1//R2=Zo。戴维南终端匹配通常用于驱动器驱动能力不足的情况。

因为采用上拉电阻，所以在输出低电平时会拉高低电平的输出电平，同理在输出高电平的时候，因为接有下拉电阻，所以会拉低高电平的输出电平。戴维南终端匹配引入了额外的功耗，因为需要2个电阻，所以不适用于大规模并行总线匹配应用。

4.AC终端匹配是在负载端将电阻通过一个电容拉到地上去，虽然此类方式可以降低功耗，但也需要2个部件，端接电阻与传输线的特性阻抗相等，Rt=Zo，由于有电容的阻隔，不会出现戴维南匹配中的高电平拉低、低电平拉高的现象。但AC匹配中电容值需要考虑信号的延时和容值对信号时间间隔的影响。如下式所示：

其中F是信号的频率，C是电容的容值，Tr是信号的上升时间（ns），Zo是传输线的特性阻抗。

---

另外，整理了一些电子工程类的资料，分享给大家，目前有模拟电路、单片机、C语言、PCB设计、电源相关、FPGA、EMC、物联网、Linux相关学习资料，还有针对大学生的资料包，后续还会有更多资料分享给大家，助力大家学习，成就梦想~

链接可在往期文章中找（在文章的最后有链接）~

模拟电路设计的九个级别，你是模电几段？