PCI接口及FPGA实现
基于FPGA的PCI实现流程
dnfestivi
这个作者很懒,什么都没留下…
展开
-
九、PCI总线的纠错功能
PCI总线为奇偶位和其它系统错误提供了检测和报告措施。同时,这种纠错功能也覆盖了从不关心错误的设备的检测、标识和恢复,从而使得此类设备可以从奇偶错误中恢复出来,不至于影响它们的操作,因此,所有的目标设备都应能在各种传输中产生奇偶位,以满足检测、标识和恢复的灵活性。...原创 2020-07-25 18:29:13 · 380 阅读 · 0 评论 -
八、PCI总线的其它操作
8.1、设备选择一个设备是否被选中,是由DEVSEL#信号来指示的。DEVSEL#由当前传输中的目标设备所驱动,如下图所示。DEVSEL#信号可在地址期之后的1个、2个或3个时钟处被驱动,具体时刻可在配置空间的状态寄存器中指定。DEVSEL#的发出必须早于或者同时于目标设备TRDY#、STOP#或读的时钟边沿,也就是说,夜歌目标设备要先置DEVSEL#有效后才能发出其它目标响应信号。一旦目标设备确定了DEVSEL#信号,就不能在FRAME#被撤销而IRDY#有效时和最后数据期完成之前撤销它。在正原创 2020-07-21 14:47:41 · 1226 阅读 · 0 评论 -
七、PCI总线的互斥操作
PCI总线具有互斥访问功能(机制),但该机制并不影响非互斥访问的进行,有时也将次功能成为资源锁定。原创 2020-07-18 17:17:06 · 424 阅读 · 0 评论 -
六、PCI总线的访问延迟
PCI总线是一种吞吐量高,访问延迟小的I/O总线。本节主要对预测并控制该总线在最坏情况下的访问延迟之机制加以描述,以使得读者在对一个独立的PCI环境的访问延迟进行预测时,具有较高的准确性和精确性。但是,如果系统中含有一个标准扩展总线(ISA、EISA或MC总线),那么访问延迟的预测会变得跟为困难,这是因为,此时最坏情况下的访问延迟收到扩展总线或适配器的限制可能要大于PCI总线的限制。6.1、PCI总线上访问延迟的概念...原创 2020-07-15 11:06:05 · 5994 阅读 · 0 评论 -
五、PCI总线的仲裁机制
为了使访问的等待时间最小,PCI的仲裁机制使基于访问而不是基于时间。总线管理必须为总线上的每个一个访问执行仲裁,也就是说,一个总线主设备要想再总线上进行访问,必须提出仲裁要求。PCI总线执行中心仲裁方案,每个主设备都应又各自的请求线REQ#和GNT#,要想得到总线的控制权,必须履行响应的请求——批准手续。仲裁使“隐含的”,也就是说,一次仲裁可以再上一次访问期间完成,这样就使得仲裁的具体实现不必占用PCI总线周期,但是,如果在总线空闲期,就不一定采用隐含方式。中心仲裁机构必须实现一定的特殊仲裁算法,因为它是最原创 2020-07-15 09:30:28 · 1809 阅读 · 0 评论 -
四、PCI总线上的数据传输过程
本节所给的时序图主要表示总线以32位方式执行有关操作时,相应信号之间的关系。在具体图示中,当以信号以虚线画出时,则表示没有设备驱动它,但若此虚线处在基准位置时,仍然可表示它具有一个稳定的值;当三态信号以虚线方式画在高、低状态之间时,说明它的值是不稳定的(例如,AD线或C/BE#线);当一条实线编程连续的短线时,表明它由原来的被驱动状态变成了现在的三态;当一实线在由低向高跳变后变为连续的短线时,则说明该信号先经预充电变为高电平,然后变成三态(释放)。上述关于信号状态画法的约定在以后的章节中同样适用。4.1原创 2020-07-09 09:56:48 · 3052 阅读 · 0 评论 -
三、PCI总线协议
PCI上的基本总线传输机制时突发成组传输。一个突发分组由一个地址期和一个(多个)数据期组成。PCI支持存储器空间和I/O空间的突发传输。这里的突发传输是指主桥(位于主处理及和PCI总线之间)可以将多个存储器访问在不产生副作用的前提下合并为一次传输。一个设备通过将基址寄存器的预取位置1,来表示允许预读数据和合并写数据。一个桥可利用初始化时配置软件所提供的地址范围,来区分哪些地址空间可以合并,哪些不能合并。当遇到要写的后续数据不可预取或者一个对任何范围的读操作时,在缓冲器的数据合并操作必须停止并将以前的合并结果原创 2020-07-06 17:40:45 · 2191 阅读 · 0 评论 -
二、PCI总线命令
一、总线命令原创 2020-07-01 16:13:51 · 1221 阅读 · 0 评论 -
一、PCI总线信号定义
在一个PCI应用系统中,如果某设备取得了总线控制权,就称其为“主设备”;而被主设备选中以进行通信的设备称为“从设备”或“目标节点”。对于相应的接口信号线,通常分为必备的和可选的两大类。如果只作为目标的设备,至少需要47条,若作为主设备则需要49条。利用这些信号线便可以处理数据、地址,实现接口控制、仲裁及系统功能。下面对主设备于目标设备综合考虑,并按功能分组将这些信号表示于下图。图中#号表示低电平有效,否则为高电平有效。1、系统信号定义CLK_IN:系统时钟信号,对于所有的PCI设备都是输入信号.原创 2020-06-30 17:34:34 · 6528 阅读 · 0 评论