![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
xilinx fpga学习笔记
dnfestivi
这个作者很懒,什么都没留下…
展开
-
xilinx fpga学习笔记1
第一章:xilinx fpga设计流程原创 2016-07-06 17:52:47 · 3469 阅读 · 0 评论 -
xilinx fpga学习笔记3
第三章:HDL高级设计技术原创 2016-07-07 16:56:29 · 3013 阅读 · 0 评论 -
xilinx fpga学习笔记4
十一、算术运算的实现 1、Verilog对符号和无符号运算的支持 没有明确的表示规范,Verilog定义了下面的规则: (1)Port、wire和reg向量类型被当做无符号类型,否则明确声明的是有符号的; (2)整数变量被当做是有符号的,除非明确声明; (3)十进制数是有符号的; (4)基数是无符号的,除非明确声明。 使用unsigned和signed关键字来明原创 2016-08-15 21:54:51 · 4771 阅读 · 0 评论 -
xilinx fpga学习笔记7:实现属性参数的功能
7.5 实现属性参数设置选项功能1)翻译属性(Translate Properties):a、使用位置约束(Use LOC Constraints):指定在输入网表或者UCF文件中是否使用位置约束,当设置为否时,NGDBuild忽略任何会导致错误的无效位 置信息,在命令行中用-r选项运行NGDBuild同样可以设置此属性为Flase。默认情况下,此属性是设置为True,表示翻译过程中原创 2016-08-23 18:32:16 · 4104 阅读 · 0 评论 -
xilinx fpga学习笔记5:Xst综合属性
第六章:设计综合和行为仿真6.1 设计综合本节将详细介绍设计综合的概念,综合属性的设置,综合过程的实现,并且通过查看原理图符号更加直观的建立HDL高级描述和FPGA底层源语之间的联系。6.1.1 行为综合描述 在集成电路设计领域,综合是指设计人员使用高级设计语言对系统逻辑功能的描述,在一个包含众多结构、功能、性能均已知的逻辑元件的逻辑单元库的支持下,将其转换成使用这些基本的原创 2016-08-21 21:10:29 · 6437 阅读 · 0 评论 -
xilinx fpga 学习笔记6:行为仿真
6.2.1 测试向量 HDL还可以描述变化的测试信号,描述测试信号的变化和测试过程的模块叫做测试平台testbench,它可以对任何一个HDL模块进行动态的全面的测试,通过对被测试模块的输出信号的测试,可以验证逻辑系统的设计和结构,并对发现的问题及时的修改。 测试平台是为逻辑设计仿真而编写的代码,它能直接与逻辑设计接口,通过向逻辑设计施加激励,检测被测模块的输出信号,测试平台通常使原创 2016-08-22 21:38:27 · 1739 阅读 · 0 评论 -
xilinx fpga学习笔记7:时序约束原理
七、设计约束原理设计约束文件直接影响设计性能和设计效率。xilinx的ISE软件提供了实现不同类型约束的方法: 1、用户约束文件(User Constraints File,UCF)是一个ASCII文件,该文件指明了用于逻辑设计的约束。设计者可以使用文本编辑器或约束编辑器来创建UCF文件。这些约 束影响逻辑设计在目标器件的实现方式。设计者可以使用UCF文件来覆盖在设计入口所声明原创 2016-08-23 13:50:10 · 14192 阅读 · 0 评论