![](https://img-blog.csdnimg.cn/20201014180756757.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
xilinx fpga
dnfestivi
这个作者很懒,什么都没留下…
展开
-
2、srio接口及FPGA实现
reserved原创 2020-07-31 15:02:15 · 1979 阅读 · 0 评论 -
1、PCIE接口及FGPA实现
reserved原创 2020-07-31 15:01:26 · 342 阅读 · 0 评论 -
ISE操作问题点集合
一、xilinx工具在逻辑综合的过程中,将自己RTL代码中的很多变量都优化掉了,使得调试的抓信号的过程很纠结。现在我就跟大家分享一下我的方法(ISE版本为14.3)。第一种方法:更改优化选项设置。在ChipScope中添加一些引脚的信号,但列表中并没有显示,原因是综合的地方没设置好,应该将XST的属性设置成如下:keep hierarchy处为YES。转载 2016-05-11 15:29:08 · 1216 阅读 · 0 评论 -
DDR2 ip调试问题集合
一、 问题描述: ERROR:NgdBuild:455 - logical net 'clk400m_p' has multiple driver(s) ERROR:NgdBuild:455 - logical net 'clk400m_n' has multiple driver(s) 解决办法: DDR生成后有一个顶层的源文件,在那里面找到一个关于原语写的BUFG也不知是IBUFG,将这个原创 2016-05-06 11:51:15 · 3614 阅读 · 0 评论 -
xilinx fpga学习笔记1
第一章:xilinx fpga设计流程原创 2016-07-06 17:52:47 · 3469 阅读 · 0 评论