VHDL:
if cnt_max = maxtime then
null;
else
@@@@@@@@@@@;
Verilog:
if(cnt_max == maxtime)
;
else
@@@@@@@@@@@@@;
VHDL:
if cnt_max = maxtime then
null;
else
@@@@@@@@@@@;
Verilog:
if(cnt_max == maxtime)
;
else
@@@@@@@@@@@@@;
转载于:https://www.cnblogs.com/capark/archive/2012/10/22/2734757.html