verilog中初值定义

在利用verilog进行开发时，往往需要对某些寄存器进行赋初值，下面根据笔者在设计中遇到的情况进行分析。

          例如下面是实现流水灯（4个led），代码如下：

module ledrun (

 

    input   wire                clk,

    input   wire                rst_n,

   

    output  reg     [3:0]       led

 

);

 

    parameter  T_1s =            50_000_000;

   

    reg             [25:0]      cnt;

   

    always @ (posedge clk, negedge rst_n) begin

        if (rst_n == 0)

<