该篇文章介绍了使用VHDL语言编写的简单逻辑门电路实体（ENTITY）和架构（ARCHITECTURE），包括输入端口、信号变量和一个基于信号c的条件过程。波形图展示了电路行为，同时欢迎读者指出可能存在的错误。
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY Vhdl1 IS
PORT(a,b:IN STD_LOGIC; --进程内的局部变量
d:OUT STD_LOGIC);
END ENTITY Vhdl1;
ARCHITECTURE m1 OF Vhdl1 IS --结构体
SIGNAL c:STD_LOGIC; --信号全局变量
BEGIN --结构体开始
c<=a AND b; --a与b
PROCESS(c) --执行的进程
BEGIN --进程开始
IF(c='1') THEN d<='0';
ELSE d<='1';
END IF; --IF语句没用
END PROCESS; --进程结束
END ARCHITECTURE m1; --结构体结束用的语言是VDHL
上图为波形图。
代码如有错误欢迎指正
1万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
