【EDA】1101 序列检测器设计与仿真

🌵🌵🌵前言

✨你好啊，我是“ 怪& ”，是一名在校大学生哦。
🌍主页链接：怪&的个人博客主页
☀️博文主更方向为：课程学习知识、作业题解、期末备考。随着专业的深入会越来越广哦…一起期待。
❤️一个“不想让我曾没有做好的也成为你的遗憾”的博主。
💪很高兴与你相遇，一起加油！

一、题目要求

1101 序列检测器设计与仿真
实验报告要求先画出状态转移图，然后根据状态转移图写程序

二、代码

module fsml1101(clk,clr,in,out);
input clk;
input clr;
input in;

output reg out;
parameter	s0=0,s1=1,s2=2,s3=3,s4=4;	//五个状态s0:0 s1:1 s2:11 s3:110 s4:1101
reg[2:0]cs,ns;

always@(posedge clk,posedge clr)
	if(clr) cs=s0;
	else cs<=ns;

always@(cs,in)
	case(cs)
		s0: if(in)ns=s1;	else ns=s0;
		s1: if(in)ns=s2;	else ns=s0;
		s2: if(in)ns=s2;	else ns=s3;
		s3: if(in)ns=s4;	else ns=s0;
		s4: if(in)ns=s2;	else ns=s0;
		default: ns=s0;
	endcase

always@(cs)
	if(cs==s4)	out=1;
	else out=0;
endmodule

三、效果

❤️❤️❤️忙碌的敲代码也不要忘了浪漫鸭！

💪💪💪今日份14公里的running，冲鸭！