【干货】基于FPGA的网络摄像头（含源码）

最新推荐文章于 2024-08-06 15:49:15 发布

迪普微社区

最新推荐文章于 2024-08-06 15:49:15 发布

阅读量509

点赞数

分类专栏：技术干货文章标签： fpga开发网络笔记经验分享嵌入式硬件技术干货摄像头

原文链接：https://mp.weixin.qq.com/s/apqhi6XyP5QilneAuinWNA

版权

技术干货专栏收录该内容

124 篇文章 25 订阅

订阅专栏

本文详细描述了一种设计，通过FPGA实现OV7725摄像头的图像数据打包和以太网发送，确保数据正确传输到上位机，并处理了帧同步、数据格式转换和FIFO管理。文章重点介绍了图像封装处理模块，包括帧头数据的插入、FIFO复位策略和数据发送控制逻辑。

摘要由CSDN通过智能技术生成

01 概述

本文主要是为了验证之前设计的以太网发送模块，确保之前的设计没有问题，或者找到并修改存在的问题。

工程的系统框图如下所示，主要包含OV7725初始化模块、像素数据封装处理模块、FIFO、以太网模块、锁相环模块。

图1 系统框图

OV7725最多只能输出640*480的60帧图像数据，即每秒传输640*480*60*16bit=294912000bit=281Mb it数据，千兆以太网即使存在帧头、帧间隙、校验码等数据，传输速率也远大于281Mbit，所以不需要添加DDR3等外部存储器存储数据，只需要一个FIFO暂存小部分数据即可。

本次使用原子的上位机对以太网接收的数据进行显示，实测当上位机点击打开按钮后，上位机会通过以太网向FPGA发送一个长度为1的数据报，报文数据为8’h31，当FPGA接收到数据后，即可向上位机传输数据。

上位机对传输的数据有格式要求，一帧数据的开始需要传输固定长度为4字节的帧头数据32’h，然后需要传输一帧图像的水平像素和垂直像素个数。上位机才能够在接收数据后正确显示图像。

所以每帧图像的开始需要多传输8字节数据，一般规定每次传输一行数据，由于OV7725一行有640个像素，每个像素16位，而以太网每个时钟传输8位数据，因此需要1280个时钟才能传输完一次数据。第一行需要1288个时钟才能全部传输。

按理说FIFO的深度设置为2048即可，因为有时候上位机可能会通过ARP获取FPGA的MAC地址，导致FIFO中的数据不能及时被读取发送，所以把FIFO的深度设置得稍微大一点，毕竟2048深度能够充分利用构成FIFO的RAM地址线吧。

整体设计思路是当以太网接收到上位机发送的8’h31数据后，当检测到场同步信号的上升沿之后，当FIFO中数据个数大于等于一次传输的数据个数时，且以太网发送模块处于空闲，将UDP发送使能信号拉高，之后读取FIFO中的数据进行发送。

OV7725摄像头初始化和以太网发送模块在前文均已经做过详细讲解，本文需要着重设计的其实只有摄像头的数据封装模块。

02 图像封装处理模块

上位机是原子开发的，据说点击关闭后会向开发板发送8’h30，但是实测点击关闭后并没有向开发板发出指令，本处就默认会发结束传输的指令吧。

上位机通过以太网向开发板发送8’h31后，FPGA开始通过以太网向上位机传输以太网数据，开发板接收到上位机发送的8’h30后，FPGA停止向上位机传输图片数据。

上位机在检测到4字节的帧头数据后，才会接收数据并显示图像。上位机还要知道需要显示图像尺寸，因此在传输四字节的帧头后，需要传输2字节的水平像素个数和2字节的垂直像素点个数。

下面通过代码讲解具体设计思路，首先当FPGA接收到UDP数据报文长度为1，如果数据为8’h31，则将发送数据标志信号拉高，如果数据为8’h30，则将发送数据标志信号拉低，其余时间保持不变。由于以太网发送时钟和以太网接收时钟在FPGA内部是同一个时钟，因此后文以太网发送时钟可以直接使用该信号，不属于异步信号。

    //解析接收以太网传输的指令数据，其实以太网发送时钟和接收端的时钟时同一个时钟；    always@(posedge gmii_rx_clk)begin        if(rst_n==1'b0)begin//初始值为0;            transfer_flag <= 1'b0;        end        else if(udp_rx_data_vld && (udp_rx_data_num == 16'd1))begin            if(udp_rx_data == 8'h31)//开始传输;                transfer_flag <= 1'b1;            else if(udp_rx_data == 8'h30)//停止传输;                transfer_flag <= 1'b0;        end    end

首先考虑FIFO的复位，因为xilinx的FIFO复位需要多个时钟周期，因此使用了一个计数器，将复位脉冲拉高多个时钟周期，调节计数器的位宽就可更改复位脉冲长度。

当上位机不接收数据时，FIFO一直处于复位状态。每次检测到场同步信号的上升沿，也会对FIFO进行一次复位，清除FIFO中残留数据，保证上次传输过程可能出现的错误不会影响下次传输，对应代码如下：

    //后文主要思路：首先为了确保每帧数据的正确显示，当检测到场同步信号的上升沿时，表示后面就是下一帧图像数据了，此时把FIFO复位。    //xilinx的FIFO复位一般需要多个时钟周期，当FIFO复位完成之后，就需要把帧头和水平垂直的像素个数数据写入FIFO中；    //过段时间就会出现图像数据，就把图像数据写入FIFO中。    //读FIFO数据时需要注意，第一行数据包含帧头等信息，会多8字节数据，从第二行开始就是正常的数据个数。    //把场同步信号打两拍，用于检测场同步信号上升沿；    always@(posedge cam_pclk)begin        cam_vsync_r <= {cam_vsync_r[0],cam_vsync};        fifo_wrrst_busy_r <= fifo_wrrst_busy;    end        assign cam_vsync_pos = cam_vsync_r[0] & (~cam_vsync_r[1]);//检测场同步信号上升沿；    assign fifo_wrrst_busy_neg = fifo_wrrst_busy_r & (~fifo_wrrst_busy);//检测FIFO复位完成信号的下降沿；
    //因为xilinx FIFO复位需要持续多个时钟周期才能有效，所以需要一个计数器来辅助复位；    always@(posedge cam_pclk)begin        if(rst_n==1'b0)begin//初始值为0;            vsync_rst <= 1'b0;        end        else if(&rst_cnt)begin//复位计数器所有位均为高电平时拉低复位信号；            vsync_rst <= 1'b0;        end//当检测到场同步信号上升沿时把FIFO复位信号拉高；        else if(cam_vsync_pos)begin            vsync_rst <= 1'b1;        end    end        //复位计数器，对复位脉冲进行计数，改变该计数器位宽即可更改复位脉冲持续时间；    always@(posedge cam_pclk)begin        if(rst_n==1'b0)begin//初始值为0;            rst_cnt <= 3'd0;        end//对复位脉冲宽度进行计数。        else if(vsync_rst)begin            rst_cnt <= rst_cnt + 1;        end    end
    assign fifo_rst = (~transfer_flag) || vsync_rst;//FIFO复位信号；

当FIFO复位完成之后，就将4字节帧头数据、2字节水平和垂直像素数据写入FIFO中。因此需要一个标志信号和一个计数器，对应代码如下。为了保证确保数据正确，标志信号和计数器增加了清零的逻辑。

    //写入帧头数据标志信号，初始值为0，当FIFO复位或者写入全部帧头后清零，当FIFO复位完成后拉高；    always@(posedge cam_pclk)begin        if(rst_n==1'b0)begin//初始值为0;            head_flag <= 1'b0;        end//当FIFO复位或者写入全部帧头后清零;        else if(vsync_rst || (&head_cnt))begin            head_flag <= 1'b0;        end        else if(fifo_wrrst_busy_neg)begin//FIFO复位完成，开始向FIFO中写入帧头数据；            head_flag <= 1'b1;        end    end        //帧头计数器，对帧头标志信号进行计数，因为需要8个数据，所以计数到7之后可以通过溢出清零；    always@(posedge cam_pclk)begin        if(rst_n==1'b0)begin//初始值为0;            head_cnt <= 3'd0;        end        else if(fifo_rst)begin//FIFO复位的时候将帧头计数器清零；            head_cnt <= 3'd0;        end        else if(head_flag)begin            head_cnt <= head_cnt + 1;        end    end
    //FIFO写使能信号。    always@(posedge cam_pclk)begin        if(rst_n==1'b0)begin//初始值为0;            fifo_wr_en <= 1'b0;        end//当帧头写入标志有效或者输入有效数据时拉高，其余时间均为低电平；        else begin            fifo_wr_en <= (head_flag || cam_href) && (~fifo_wrrst_busy);        end    end
    //FIFO写数据信号，向FIFO中写入有效数据；    always@(posedge cam_pclk)begin        if(rst_n==1'b0)begin//初始值为0;            fifo_wdata <= 8'd0;        end        else if(head_flag)begin            case (head_cnt)//在输出帧头数据时，根据计数器的值输出对应的数据；                3'd0 : fifo_wdata <= IMG_FRAME_HEAD[31:24];//帧头;                3'd1 : fifo_wdata <= IMG_FRAME_HEAD[23:16];//帧头;                3'd2 : fifo_wdata <= IMG_FRAME_HEAD[15: 8];//帧头;                3'd3 : fifo_wdata <= IMG_FRAME_HEAD[ 7: 0];//帧头;                3'd4 : fifo_wdata <= {6'd0,CMOS_H_PIXEL[9: 8]};//水平方向分辨率;                3'd5 : fifo_wdata <= CMOS_H_PIXEL[7: 0];//水平方向分辨率;                3'd6 : fifo_wdata <= {7'd0,CMOS_V_PIXEL[8]};//垂直方向分辨率;                3'd7 : fifo_wdata <= CMOS_V_PIXEL[7: 0];//垂直方向分辨率;                default : ;            endcase        end//像素数据有效时，将像素数据输出；        else if(cam_href)begin            fifo_wdata <= cam_data;        end    end

之后就是将接收的摄像头数据写入FIFO中，当写入帧头标志信号或者输入图像数据有效且FIFO不处于空闲状态时，写使能拉高。写数据根据帧头计数器写入对应帧头数据，否则如果输入像素数据有效，则将对应数据写入FIFO。

之后再来查看FIFO读侧逻辑，由于每帧数据开头需要多传输8字节数据，所以也需要检测一帧的开始。因此把场同步信号同步到千兆网发送时钟域下，并且检测其上升沿。

    //把场同步信号同步到以太网发送时钟域下，然后检测其上升沿，所以需要将场同步信号延迟三个时钟周期。    //延迟的前两个时钟周期用于同步，后一个时钟周期用于检测上升沿；    always@(posedge gmii_tx_clk)begin        cam_vsync_txc_r <= {cam_vsync_txc_r[1:0],cam_vsync};    end        //在以太网发送时钟域下检测cam_vsync信号上升沿；    assign cam_vsync_txc_pos = cam_vsync_txc_r[1] & (~cam_vsync_txc_r[2]);

如果检测到场同步信号上升沿，表示一帧图像传输的开始，那么需要发送的数据个数为水平像素点*2+8，乘2是因为一个水平像素点包含16位数据，而千兆网一个时钟只能发送8位。当检测到以太网发送使能信号有效时，表示已经发送过一次数据了，即帧头被发送，那么后续发送的数据就不包含帧头，会少8字节数据。

    //以太网每次发送数据的报文长度，单位字节。    always@(posedge gmii_tx_clk)begin        if(rst_n==1'b0)begin//初始值为0;            udp_tx_data_num <= {CMOS_H_PIXEL,1'b0};        end        else if(cam_vsync_txc_pos)begin//第一行数据需要多传输8个字节的帧头数据；            udp_tx_data_num <= {CMOS_H_PIXEL,1'b0} + 16'd8;        end        else if(udp_tx_en)//其余行正常传输数据，由于像素点为16位数据，以太网每次传输8位数据，所以实际发送数据是水平像素点的2倍；            udp_tx_data_num <= {CMOS_H_PIXEL,1'b0};    end

最后是以太网发送使能信号，当以太网发送模块处于空闲且FIFO不处于复位状态且FIFO中的数据个数大于一次传输的数据个数且发送标志信号有效时才能进行发送。

    //生成UDP发送使能信号；    always@(posedge gmii_tx_clk)begin        if(rst_n==1'b0)begin//初始值为0;            udp_tx_en <= 1'b0;        end        else begin//当UDP发送模块处于空闲且FIFO中的数据大于一次发送所需数据且FIFO不处于复位状态，则将使能信号拉高，其余时间使能信号均为低电平；            udp_tx_en <= (udp_tx_rdy && (fifo_rdusedw >= udp_tx_data_num) && (~fifo_rdrst_busy) && transfer_flag);        end    end