FPGA统计摄像头输出-基于MD9T112

最新推荐文章于 2024-09-07 20:35:18 发布
最新推荐文章于 2024-09-07 20:35:18 发布
阅读量2.1k 收藏 1
点赞数 1
分类专栏： ZYNQ 文章标签： fpga 摄像头 MD9T112
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/xiabodan/article/details/31026107
版权

FPGA HDL源程序

FPGA统计摄像头的输出像素，窗口尺寸等等

//----------------------------------------------------------------------------
// user_logic.v - module
//----------------------------------------------------------------------------
//
// ***************************************************************************
// ** Copyright (c) 1995-2012 Xilinx, Inc.  All rights reserved.            **
// **                                                                       **
// ** Xilinx, Inc.                                                          **
// ** XILINX IS PROVIDING THIS DESIGN, CODE, OR INFORMATION "AS IS"         **
// ** AS A COURTESY TO YOU, SOLELY FOR USE IN DEVELOPING PROGRAMS AND       **
// ** SOLUTIONS FOR XILINX DEVICES.  BY PROVIDING THIS DESIGN, CODE,        **
// ** OR INFORMATION AS ONE POSSIBLE IMPLEMENTATION OF THIS FEATURE,        **
// ** APPLICATION OR STANDARD, XILINX IS MAKING NO REPRESENTATION           **
// ** THAT THIS IMPLEMENTATION IS FREE FROM ANY CLAIMS OF INFRINGEMENT,     **
// ** AND YOU ARE RESPONSIBLE FOR OBTAINING ANY RIGHTS YOU MAY REQUIRE      **
// ** FOR YOUR IMPLEMENTATION.  XILINX EXPRESSLY DISCLAIMS ANY              **
// ** WARRANTY WHATSOEVER WITH RESPECT TO THE ADEQUACY OF THE               **
// ** IMPLEMENTATION, INCLUDING BUT NOT LIMITED TO ANY WARRANTIES OR        **
// ** REPRESENTATIONS THAT THIS IMPLEMENTATION IS FREE FROM CLAIMS OF       **
// ** INFRINGEMENT, IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS       **
// ** FOR A PARTICULAR PURPOSE.                                             **
// **                                                                       **
// ***************************************************************************
//
//----------------------------------------------------------------------------
// Filename:          user_logic.v
// Version:           1.00.a
// Description:       User logic module.
// Date:              Fri Jun 13 15:26:29 2014 (by Create and Import Peripheral Wizard)
// Verilog Standard:  Verilog-2001
//----------------------------------------------------------------------------
// Naming Conventions:
//   active low signals:                    "*_n"
//   clock signals:                         "clk", "clk_div#", "clk_#x"
//   reset signals:                         "rst", "rst_n"
//   generics:                              "C_*"
//   user defined types:                    "*_TYPE"
//   state machine next state:              "*_ns"
//   state machine current state:           "*_cs"
//   combinatorial signals:                 "*_com"
//   pipelined or register delay signals:   "*_d#"
//   counter signals:                       "*cnt*"
//   clock enable signals:                  "*_ce"
//   internal version of output port:       "*_i"
//   device pins:                           "*_pin"
//   ports:                                 "- Names begin with Uppercase"
//   processes:                             "*_PROCESS"
//   component instantiations:              "<ENTITY_>I_<#|FUNC>"
//----------------------------------------------------------------------------

`uselib lib=unisims_ver
`uselib lib=proc_common_v3_00_a

module user_logic
(
  // -- ADD USER PORTS BELOW THIS LINE ---------------
  // --USER ports added here 
  HREF_IN,
  VSYNC_IN,
  PCLK_IN,
  // -- ADD USER PORTS ABOVE THIS LINE ---------------

  // -- DO NOT EDIT BELOW THIS LINE ------------------
  // -- Bus protocol ports, do not add to or delete 
  Bus2IP_Clk,                     // Bus to IP clock
  Bus2IP_Resetn,                  // Bus to IP reset
  Bus2IP_Data,                    // Bus to IP data bus
  Bus2IP_BE,                      // Bus to IP byte enables
  Bus2IP_RdCE,                    // Bus to IP read chip enable
  Bus2IP_WrCE,                    // Bus to IP write chip enable
  IP2Bus_Data,                    // IP to Bus data bus
  IP2Bus_RdAck,                   // IP to Bus read transfer acknowledgement
  IP2Bus_WrAck,                   // IP to Bus write transfer acknowledgement
  IP2Bus_Error                    // IP to Bus error response
  // -- DO NOT EDIT ABOVE THIS LINE ------------------
); // user_logic

// -- ADD USER PARAMETERS BELOW THIS LINE ------------
// --USER parameters added here 
// -- ADD USER PARAMETERS ABOVE THIS LINE ------------

// -- DO NOT EDIT BELOW THIS LINE --------------------
// -- Bus protocol parameters, do not add to or delete
parameter C_NUM_REG                      = 4;
parameter C_SLV_DWIDTH                   = 32;
// -- DO NOT EDIT ABOVE THIS LINE --------------------

// -- ADD USER PORTS BELOW THIS LINE -----------------
// --USER ports added here 
input VSYNC_IN;
input HREF_IN ;
input PCLK_IN ;
// -- ADD USER PORTS ABOVE THIS LINE -----------------

// -- DO NOT EDIT BELOW THIS LINE --------------------
// -- Bus protocol ports, do not add to or delete
input                                     Bus2IP_Clk;
input                                     Bus2IP_Resetn;
input      [C_SLV_DWIDTH-1 : 0]           Bus2IP_Data;
input      [C_SLV_DWIDTH/8-1 : 0]         Bus2IP_BE;
input      [C_NUM_REG-1 : 0]              Bus2IP_RdCE;
input      [C_NUM_REG-1 : 0]              Bus2IP_WrCE;
output     [C_SLV_DWIDTH-1 : 0]           IP2Bus_Data;
output                                    IP2Bus_RdAck;
output                                    IP2Bus_WrAck;
output                                    IP2Bus_Error;
// -- DO NOT EDIT ABOVE THIS LINE --------------------

//----------------------------------------------------------------------------
// Implementation
//----------------------------------------------------------------------------

  // --USER nets declarations added here, as needed for user logic

  // Nets for user logic slave model s/w accessible register example
  reg        [C_SLV_DWIDTH-1 : 0]           slv_reg0;
  reg        [C_SLV_DWIDTH-1 : 0]           slv_reg1;
  reg        [C_SLV_DWIDTH-1 : 0]           slv_reg2;
  reg        [C_SLV_DWIDTH-1 : 0]           slv_reg3;
  wire       [3 : 0]                        slv_reg_write_sel;
  wire       [3 : 0]                        slv_reg_read_sel;
  reg        [C_SLV_DWIDTH-1 : 0]           slv_ip2bus_data;
  wire                                      slv_read_ack;
  wire                                      slv_write_ack;
  integer                                   byte_index, bit_index;

  // USER logic implementation added here

  // ------------------------------------------------------
  // Example code to read/write user logic slave model s/w accessible registers
  // 
  // Note:
  // The example code presented here is to show you one way of reading/writing
  // software accessible registers implemented in the user logic slave model.
  // Each bit of the Bus2IP_WrCE/Bus2IP_RdCE signals is configured to correspond
  // to one software accessible register by the top level template. For example,
  // if you have four 32 bit software accessible registers in the user logic,
  // you are basically operating on the following memory mapped registers:
  // 
  //    Bus2IP_WrCE/Bus2IP_RdCE   Memory Mapped Register
  //                     "1000"   C_BASEADDR + 0x0
  //                     "0100"   C_BASEADDR + 0x4
  //                     "0010"   C_BASEADDR + 0x8
  //                     "0001"   C_BASEADDR + 0xC
  // 
  // ------------------------------------------------------

  assign
    slv_reg_write_sel = Bus2IP_WrCE[3:0],
    slv_reg_read_sel  = Bus2IP_RdCE[3:0],
    slv_write_ack     = Bus2IP_WrCE[0] || Bus2IP_WrCE[1] || Bus2IP_WrCE[2] || Bus2IP_WrCE[3],
    slv_read_ack      = Bus2IP_RdCE[0] || Bus2IP_RdCE[1] || Bus2IP_RdCE[2] || Bus2IP_RdCE[3];

  // implement slave model register(s)
  always @( posedge Bus2IP_Clk )
    begin

      if ( Bus2IP_Resetn == 1'b0 )
        begin
          slv_reg0 <= 0;
          slv_reg1 <= 0;
          slv_reg2 <= 0;
          slv_reg3 <= 0;
        end
      else
        case ( slv_reg_write_sel )
          4'b1000 :
            for ( byte_index = 0; byte_index <= (C_SLV_DWIDTH/8)-1; byte_index = byte_index+1 )
              if ( Bus2IP_BE[byte_index] == 1 )
                slv_reg0[(byte_index*8) +: 8] <= Bus2IP_Data[(byte_index*8) +: 8];
          4'b0100 :
            for ( byte_index = 0; byte_index <= (C_SLV_DWIDTH/8)-1; byte_index = byte_index+1 )
              if ( Bus2IP_BE[byte_index] == 1 )
                slv_reg1[(byte_index*8) +: 8] <= Bus2IP_Data[(byte_index*8) +: 8];
          4'b0010 :
            for ( byte_index = 0; byte_index <= (C_SLV_DWIDTH/8)-1; byte_index = byte_index+1 )
              if ( Bus2IP_BE[byte_index] == 1 )
                slv_reg2[(byte_index*8) +: 8] <= Bus2IP_Data[(byte_index*8) +: 8];
          4'b0001 :
            for ( byte_index = 0; byte_index <= (C_SLV_DWIDTH/8)-1; byte_index = byte_index+1 )
              if ( Bus2IP_BE[byte_index] == 1 )
                slv_reg3[(byte_index*8) +: 8] <= Bus2IP_Data[(byte_index*8) +: 8];
          default : begin
            slv_reg0 <= slv_reg0;
            slv_reg1 <= slv_reg1;
            slv_reg2 <= slv_reg2;
            slv_reg3 <= slv_reg3;
                    end
        endcase

    end // SLAVE_REG_WRITE_PROC



  // ------------------------------------------------------------
  // Example code to drive IP to Bus signals
  // ------------------------------------------------------------

  assign IP2Bus_Data = (slv_read_ack == 1'b1) ? slv_ip2bus_data :  0 ;
  assign IP2Bus_WrAck = slv_write_ack;
  assign IP2Bus_RdAck = slv_read_ack;
  assign IP2Bus_Error = 0;
  
wire rst 	;   
assign rst = slv_reg0[0];

reg[3:0] frame_end = 0;
reg[31:0] frame_count = 0;  //2 times of frame

always @(posedge VSYNC_IN or negedge rst)
begin
	if(1'b0 == rst)
	begin
		frame_count <= 32'h0;
		frame_end   <= 4'b0 ;
	end
	else
	begin
		frame_count <= frame_count + 1'b1;
		frame_end   <= frame_end   + 1'b1;
	end
end

reg[15:0] colum_count = 0;
reg[11:0] colum_end  = 0;
wire [15:0] colum_count_wire;
assign colum_count_wire = ((4'hf != frame_end)&&(4'h1 != frame_end)) ? colum_count : 16'h0;

always @(posedge HREF_IN or negedge rst )
begin
	if(1'b0 == rst)
	begin
		colum_end	<= 12'h0;
		colum_count <= 16'h0;
	end
	else
	begin
		if((1'b1 == VSYNC_IN)&&(4'h1 == frame_end))
		begin
			colum_count <= colum_count + 1'b1;	
			colum_end   <= colum_end + 1'b1;
		end
		else if (4'hf == frame_end)
		begin
			colum_count <= 16'h0;
			colum_end   <= colum_end + 1'b1;
		end
		else 
		begin
			colum_count <= colum_count;
			colum_end   <= colum_end + 1'b1;
		end
	end
end

reg[15:0] row_count = 0;
wire[15:0] row_count_wire;
assign row_count_wire = ((12'hfff != colum_end)&&(12'h02 != colum_end)) ? row_count : 16'h0;

always @(posedge PCLK_IN or negedge rst )
begin
	if (1'b0 == rst)
	begin
		row_count  <= 16'h0;
	end
	else
	begin
		if((1'b1 == HREF_IN)&&(12'h02 == colum_end))
		begin
			row_count <= row_count + 1'b1;
		end
		else if (12'hfff == colum_end)
		begin
			row_count <= 16'h00;
		end
		else 
		begin
			row_count <= row_count;
		end
	end
end

//statiscal the time of a frame 
reg[31:0] pixel_count = 0;
wire [31:0] pixel_count_wire;
assign pixel_count_wire =  ((4'h1  != frame_end)&&(4'hf != frame_end)) ? pixel_count : 31'h0;

always @(posedge Bus2IP_Clk or negedge rst)
begin
	if (1'b0 == rst)
	begin
		pixel_count <= 32'h0;
	end
	else
	begin
		if(4'h1 == frame_end)
		begin
			pixel_count <= pixel_count + 1'b1 ;
		end
		else if (4'hf == frame_end)
		begin
			pixel_count <= 31'h0;
		end
		else
		begin
			pixel_count <= pixel_count;
		end
	end
end

wire[31:0] row_colum_count;
assign row_colum_count ={ colum_count_wire ,row_count_wire};
  // implement slave model register read mux
  always @( slv_reg_read_sel or slv_reg0 or slv_reg1 or slv_reg2 or slv_reg3 )
    begin 

      case ( slv_reg_read_sel )
        4'b1000 : slv_ip2bus_data <= slv_reg0;
        4'b0100 : slv_ip2bus_data <= row_colum_count;
        4'b0010 : slv_ip2bus_data <= frame_count;
        4'b0001 : slv_ip2bus_data <= pixel_count_wire;
        default : slv_ip2bus_data <= 0;
      endcase

    end // SLAVE_REG_READ_PROC
	 
	 
endmodule

SDK源程序
     

  printf("**********VmodCAM Image Statis Reret******\n");
  VMODCAM_STATISTICAL_mWriteSlaveReg0(XPAR_VMODCAM_STATISTICAL_0_BASEADDR,0,0);
  DelayMs(50);
  VMODCAM_STATISTICAL_mWriteSlaveReg0(XPAR_VMODCAM_STATISTICAL_0_BASEADDR,0,1);
  printf("********************end*******************\n");
if(BTNL == Status)
{
	    Status = VMODCAM_STATISTICAL_mReadSlaveReg1(XPAR_VMODCAM_STATISTICAL_0_BASEADDR,0);
	    printf("VMODCAM_STATISTICAL Image Size is               :%d  x  %d\n",Status&0xffff,Status>>16);
	    Status = VMODCAM_STATISTICAL_mReadSlaveReg2(XPAR_VMODCAM_STATISTICAL_0_BASEADDR,0);
	    printf("VMODCAM_STATISTICAL Image Frame Num is          :%d	      \n",Status);
	    Status = VMODCAM_STATISTICAL_mReadSlaveReg3(XPAR_VMODCAM_STATISTICAL_0_BASEADDR,0);
	    printf("VMODCAM_STATISTICAL Every Image Have clk Num is :%d		  \n",Status);
	    printf("VMODCAM_STATISTICAL Every Image Total Time is   :%d	ms	  \n",Status/100000);
}


输出RGB565分析

首先我们设置输出模式为RGB565:   IIC设置【Rx2797】为0x0020

 

				0x33,0x8C,0x27,0x97, // Output format; Context B shadow
				0x33,0x90,0x00,0x20, // RGB with BT656 codes
				0x33,0x8C,0x27,0x07, // Output width; Context B
				0x33,0x90,0x02,0x80, // 640
				0x33,0x8C,0x27,0x09, // Output height; Context B
				0x33,0x90,0x01,0xe0, // 480

 



注： VMODCAM_STATISTICAL Image Size is   ：1280  x 480  其实就是标准的640 x 480 也就是480 行640 列 见下图

        RGB565也就是一个像素占两个字节 奇字节分别是R7-R3 G7-G5

                                                                  偶字节分别是G4-G3 B7-B3              其中G 占6个位

        其他的类似。

 

 

 

 

 

参考：

                     datasheet             1/4-Inch 2Mp System-On-A-Chip (SOC) CMOS  Digital Image Sensor

                     http://blog.csdn.net/xiabodan/article/details/30256297
    

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

实验室老师说的在空间里面只发布玩耍的心情，就代表没做事，没学习。我只想说为他们悲哀，真不知廉耻。还以为没人都想他们一样工作狂

 

夏菠
关注
专栏目录
基于FPGA的分形编码器verilog设计——详细版
FPGA/MATLAB学习教程/源码/项目合作开发
10-15 1599
分形图像编码是一个相对较新的图像压缩技术。在分形图像编码中，通过利 用自然图像中存在的不同子图像间的跨尺度相似性（即把图像视为分形），一幅图 像用一个使图像近似不变的压缩仿射变换①的参数来表达，压缩文件中储存的是这 些参数的量化值而不是图像本身的象素值。分形理论是非线性科学研究中一个十分活跃的分支，特别是近十余年来在计 算机图像处理和分析中已得到广泛应用。同时，要了解分形图像压缩技术的起源， 以及理解该技术的数学原理，分形的概念是必不可少的。
T112源程序
11-14
【T112源程序】是一组用于理解和开发基于T112微控制器的软件项目的资源集合。这个压缩包包含了两个关键文件：`T112_AI_Datasheet.pdf`和`T112原始程序`。这些文件为开发者提供了深入理解T112芯片特性和实现实际应用...
FPGA驱动摄像头采集图像实现LCD显示
05-18
实现基于FPGA的图像采集，并实现LCD显示，像素采集为500万
基于FPGA的OV7725网络摄像头（含源码）
03-23 2024
本文档描述了如何将OV7725摄像头采集的图像数据通过FPGA和千兆以太网传输到PC端上位机显示。系统设计包括初始化摄像头、封装图像数据、FIFO暂存、以太网发送和锁相环时钟模块。测试结果显示，帧率可达30帧/秒，且可以通过调整时钟频率提高至60帧/秒。文档提供了获取工程文件的方法。
基于FPGA的OV5640图像采集：开启嵌入式视觉新纪元
最新发布
gitblog_09743的博客
09-07 523
基于FPGA的OV5640图像采集：开启嵌入式视觉新纪元 cam2hdmi.zip项目地址:https://gitcode.com/open-source-toolkit/11cb8 项目介绍 在嵌入式系统开发、图像处理和计算机视觉领域，图像采集是至关重要的第一步。为了满足这一需求，我们推出了基于FPGA的OV5640图像采集解决方案。该项目通过FPGA控制OV5640摄像头模块，实现了高效、实...
FPGA驱动ov7670摄像头
05-16
该文件为利用FPGA驱动摄像头模块OV7670，里面有详细的代码。亲测可用
【一、视频处理】FPGA驱动OV7725摄像头模块
xzs520xzs的博客
07-23 2459
使用的模块是正点原子的ov7725不带fifo的摄像头，开发板是正点原子的开拓者。
FPGA驱动摄像头实现人脸识别(基于肤色)
qq_23103023的博客
08-04 7557
FPGA驱动摄像头实现人脸识别(基于肤色) 验证平台：黑金AX309 OV5640 时至今日图像处理已经得到了广泛应用，今天我们来讲一讲利用FPGA结合摄像头来实现一个简单的人脸识别（当然误检率很高，因为是基于肤色的，颜色相近就会被检测）。 话不多说咱们先来简单的分析一下整个检测的流程。咱们是采用VGA进行最终的识别结果显示，也就是画框。摄像头驱动部分就不在多说。流程如下。 #mermaid-svg-cevJgUfsiaeHDOpv .label { font-family: 'trebuch
JGJT 112-2019 民用建筑修缮工程施工标准
04-10
JGJT 112-2019 民用建筑修缮工程施工标准
DBJ61T 112-2021 高延性混凝土应用技术规程.pdf
05-29
DBJ61T 112-2021 高延性混凝土应用技术规程.pdf
IC卡家用燃气表CJ/T112-2000：城镇建设行业标准与技术规格
本文档是中国城镇建设行业标准CJ/T112—2000关于IC卡家用膜式燃气表的规定，该标准主要针对最大流量为10m³/h及以下的燃气表，涵盖了产品设计、技术指标、试验方法、检验规则、以及安全与质量控制等多个方面。...
FPGA与摄像头
05-14
C:\Users\why\Desktop\OV7620数字输出彩色摄像头开发资料landzoXS12摄像头测试程序.zip
基于FPGA的OV7670摄像头采集及实时显示
01-11
用FPGA当主控芯片来采集摄像头OV7670的数据，模块化设计程序，模块之间有详细讲解！
FPGA PGL22G驱动OV5640摄像头采集视频，HDMI灰度显示【Verilog HDL驱动】.zip
05-10
FPGA PGL22G驱动程序，Verilog HDL实现。 项目代码可顺利编译运行~
FPGA OV7670 VGA显示驱动程序
12-06
FPGA OV7670 VGA显示驱动程序，采用Verilog语言实现。
基于FPGA的OV5640摄像头驱动
uuuwwww的博客
07-30 5621
OV5640
【干货】基于FPGA的网络摄像头（含源码）
dpwkj的博客
04-12 614
本次使用原子的上位机对以太网接收的数据进行显示，实测当上位机点击打开按钮后，上位机会通过以太网向FPGA发送一个长度为1的数据报，报文数据为8’h31，当FPGA接收到数据后，即可向上位机传输数据。
FPGA 第2章 摄像头驱动讲解
zhanggeng0101的博客
03-06 3224
本文介绍OV5640摄像头相关知识。OV5640 是一款 1/4 英寸单芯片图像传感器，其感光阵列达到 25921944（即 500W 像素），能实现最快 15fps QSXVGA（25921944）或者 90fps VGA（640*480）分辨率的图像采集。传感器内部集成了图像处理的功能，包括自动曝光控制（AEC）、自动白平衡（AWB）, 以及 自动聚焦控制(AFC)等功能。传感器支持MIPI（移动产业处理器接口）输出接口和 DVP（数字视频并行）输出接口选择、ISP（图像信号处理）。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值