verilog学习|《Verilog数字系统设计教程》夏宇闻 第三版思考题答案（第九章）

《Verilog数字系统设计教程》夏宇闻 第三版思考题
答案合集 ：个人主页verilog专栏中

---

第二部分 设计和验证部分

1. Verilog HDL的模型共有哪几种类型(级别)?

  有5种类型，系统级，算法级，RTL级，门级，开关级。

2.每种类型的Verilog HDL各有什么特点?主要用于什么场合?

  系统级，算法级和RTL级是属于行为级，门级是属于结构级的。
  系统级：用高级语言结构实现设计模块的外部性能的模型。
  算法级：用高级语言结构实现设计算法的模型。
  RTL级：描述数据在寄存器之向流动和如何处理这些数据的模型。
  门 级：描述逻辑门以及逻辑门之间的连接的模型。
  开关级：描述器件中三极管和存储节点以及它们之间连接的模型。

3.不可综合成为电路的Verilog模块有什么用处?

  描述比较直观。

4.为什么说 Verilog HDL的语言结构可以支持构成任意复杂的数字逻辑系统?

  通过 Verilog语言中的模块实例引用，可以构成任何复杂结构的电路，这种以结构方式所建成的Verilog模型不仅是可以以仿真的，而且也是可以综合的，其本质是表示电路的具体结构，也可以说这种Verilog 文件也是一种结构网表。

5.什么是综合?是否任何符合语法的Verilog