Verilog | Sublime Text 中 Verilog Gadget插件说明

驚蟄_

已于 2023-03-16 14:42:11 修改

阅读量1.7k

点赞数 2

分类专栏： Verilog 文章标签： sublime text 编辑器

于 2023-03-16 14:39:40 首次发布

本文链接：https://blog.csdn.net/florence_jz/article/details/129584739

版权

文章目录

一、Verilog Gadget
总结

一、Verilog Gadget

右键菜单如下：
在这里插入图片描述

1. Generate Testbench 生成测试平台

包括模块的实例和信号
测试平台被创建为一个systemverilog文件。

2. lnsert Header 生成顶部注释文档

默认内容如下：

// This is a simple example.
// You can make a your own header file and set its path to settings.
// (Preferences > Package Settings > Verilog Gadget > Settings - User)
//
//		"header": "Packages/Verilog Gadget/template/verilog_header.v"
//
// -----------------------------------------------------------------------------
// Copyright (c) 2014-{YEAR} All rights reserved
// -----------------------------------------------------------------------------
// Author : yongchan jeon (Kris) poucotm@gmail.com
// File   : {FILE}
// Create : {DATE} {TIME}
// Revise : {RDATE} {RTIME}
// Editor : sublime text{SUBLIME_VERSION}, tab size ({TABS})
// -----------------------------------------------------------------------------