sublime verilog代码 模板演示

 

sublime verilog 常用代码演示

说明:为了方便大家代码开发,提升编码效率,方便统一格式,每天利用碎片时间开发一些常用模板。

① 快捷键:hd  生成head模板

② 快捷键 module / modulepara       生成module模板

③快捷键 param notes               定义参数和信号注释

④快捷键 pa                              parameter模板

⑤快捷键 re                               reg 一位宽信号模板

⑥快捷键 reb                             reg 定义多位宽信号模板

⑦快捷键 wi                               wire 一位宽信号模板

⑧快捷键 wireb                          wire 定义多位宽信号模板

⑨快捷键 main code                  功能逻辑代码区注释

⑩快捷键 always asyn               异步模板

⑪快捷键 always syn                 同步模板

⑿快捷键 testbench                生成仿真模板

⒀快捷键 make debug            生成make debug模板

                 

  • 4
    点赞
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值