自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(7)
  • 资源 (17)
  • 收藏
  • 关注

原创 m序列伪随机码_Matlab生成伪随机码及特性分析

最近接触到通信系统的同步问题,通信系统的同步问题其实就是利用伪随机码良好的自相关特性来进行码同步的。针对伪随机码的特性进行了初步探究。1、随机码和伪随机码的区别?所谓“随机码”,就是无论这个码有多长都不会出现循环的现象,而“伪随机码”在码长达到一定程度时会从其第一位开始循环,由于出现的循环长度相当大,例如CDMA采用42的伪随机码,重复的可能性为4.4万亿分之一,所以可以当成随机码使用。伪...

2019-09-28 16:38:07 10147

原创 时序例外_Timing Exceptions_Min/Max Delays(set_max_delay/set_min_delay)

1、什么是Min/Max Delays?Min/Max Delays可以理解为端到端的延时大小。Min Delay约束直接影响的是保持关系,因为延时最小对应的保持关系最差的情况;Max Delay约束直接影响的是建立关系,因为延时最大对应的建立关系最差的情况。2、Min/Max Delays约束命令set_max_delay <delay> [-datapath_o...

2019-09-22 10:18:58 3490

原创 时序例外_Timing Exceptions_Multicycle Paths(set_multicycle_path)

1、多周期路径约束目的?多周期约束允许根据设计的时钟修改路径的建立保持时间。默认情况下Viavdo时序分析引擎是单周期分析的,这样的话不适合具体的逻辑路径,会对某些路径造成过约束。多周期路径最常见的例子就是数据在逻辑路径末端稳定需要多个时钟周期,而不是一个。路径的始端和末端允许路径控制,Xilinx建议使用多周期约束放松对建立时间的需求。保持时间需求保持与建立时间的默认关系,也可以根据设计...

2019-09-21 11:01:06 1429

原创 时序例外_Timing Exceptions_ 综述

1.什么是时序例外默认设置情况下,逻辑功能的时序不正确。2.如何解决时序例外使用时序例外命令去解决时序例外,时序例外命令如下:set_multicycle_path:表明数据form the start of the path to the end of the path传播需要多少个时钟周期。set_false_path:表明该路径不需要时序分析。set_max_dela...

2019-09-20 00:04:44 1425

原创 时序例外_Timing Exceptions_False Paths(set_false_path)

今天拿到一个别人的工程,布局布线后发现有16个Critical Warning,在生成bit文件时,vivado卡死在布线步骤,说明时序是有问题的。打开综合后的时序报告,发现保持时间Slack为-18ns,而且都是保持时间违例,建立时间没有问题。通过对具体的违例线路分析,发现大部分都是异步fifo读写数据路径违例(如下图所示),最终通过set_false_path解决了问题。所以对false pa...

2019-09-18 23:17:51 6216

原创 Matlab绘图知识点总结

1、绘制二维图plot(Data,'r.');%用红色的点将数据绘制出来'LineWidth'—Line width0.5(default) |positive value2、设置坐标轴范围axis([XMIN XMAX YMIN YMAX]) ;%sets scaling for the x- and y-axes on the current plot。3、...

2019-09-10 23:09:05 1245

原创 Matlab读写各种格式文件总结

1、csv格式文件读取csv格式文件:一般用法:​​​​​​​ReadData = csvread('xxx.csv',R,C);%reads data from thefile starting at row R and column C. 2、txt格式文件读写txt格式文件:%产生01随机数,并将随机数保存在txt文件 RawData = randi([...

2019-09-10 22:22:18 3786

iperf-3.1.3-win64-win32.zip

该软件可以进行网口带宽的测试,测试方法简单,具体使用方法见博文《iperf测试网口带宽》,根据实测,该软件使用简单方便。

2019-12-18

SystemResponse_Convloution.m

博文《通信原理及系统系列5—— 系统响应和卷积之间的关系(冲激响应、离散卷积、系统响应)》的仿真代码。

2019-12-08

SmoothFilt_V1_0.m

博文《FPGA系列1——串口接收信号去毛刺》Matlab仿真代码。实现信号去毛刺功能,指导FPGA代码的实现。

2019-11-17

MskModulation.m

博文《基于Matlab的MSK调制分析及代码实现》的Matlab仿真代码

2019-10-27

CRC24A_Encode.m

博文《基于Matlab的CRC24A的实现》的仿真代码,可指导FPGA实现CRC24A。

2019-10-15

FskModulation.m

博文《FSK调制_2FSK调制Matlab仿真》仿真代码,对比了连续相位调制和非连续相位调制

2019-10-14

UpConversion.m

博文《基于Matlab上变频的实现》的仿真代码,实现上变频。

2019-10-10

2FskModulation.m

博文《FSK调制分析——2FSK调制Matlab仿真》的仿真代码

2019-10-04

Real_Complex.m

博文《实信号和复信号频谱对比分析——实信号两个根谱线,复信号一根谱线》的Matlab代码

2019-10-04

m_Sequence.m

针对m序列伪随机码博文的Matlab代码(https://blog.csdn.net/flypassion/article/details/101617144)。

2019-09-28

Verilog实现16bits有符号型乘法_1_v1.0.zip

这个是Verilog实现16bits有符号型乘法_1版本代码的跟新,优于CSDN无法删除,所以将新版本上传。

2019-08-06

Verilog实现16bits有符号型乘法_1.zip

博文《Verilog实现16bits*16bits有符号型乘法(1)》的源代码

2019-08-04

Multiplier.zip

Verilog乘法的实现——Xilinx Multiplier IP研究(1)

2019-08-02

Syn_Asy_Rst.v

博文《Xilinx FPGA 复位信号知识点》的原始代码,综合时可选择注释不需要的部分。

2019-07-20

时域相关理论知识

详细介绍了时域相关的相关理论知识,帮助对时域相关的知识进行学习

2018-12-27

基于MATLAB的Filter使用,低通、带通和高通滤波器的仿真

基于MATLAB的Filter使用,低通、带通和高通滤波器的仿真。包括filter、ftt等函数的使用

2018-08-26

基于MATLAB的Filter使用,低通,带通和高通滤波器设计

基于MATLAB的filter的使用,分别仿真了低通、带通和高通滤波器,有助于分析滤波器的性能和实际使用。

2018-08-26

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除