FPGA系列9——锁存器、触发器和寄存器的区别

锁存器（latch）：电平触发的存储单元，数据存储的动作（状态转换）取决于输入锁存信号的电平值，当锁存信号有效时，输出才会随着数据输入发生变化；当锁存信号无效时，输出信号保持不变。下面列举了SR和D锁存器的功能表：

锁存器特点：

• 锁存器在控制信号有效时，输出信号等于输入信号。 所以，输入信号的任何变化， 都将直接引起锁存器输出状态的改变。这时输入信号若发生多次变化，输出状态也可能发生多次变化，这一现象称为锁存器的空翻。
• 锁存器的控制信号有效时，锁存器就变成了一个组合电路，时序逻辑电路的模型就等效为两个各组合电路互为反馈的反馈系统，因此，系统有可能会因为瞬态特性不稳定而产生振荡现象。