FPGA构造spi时序——AD7176为例

    项目中用到了一种常见的低速接口（spi），于是整理了一下关于spi相关的知识，与AD采样的芯片7176通信的协议为spi

一.对spi协议的理解

spi扫盲

    除了供电、接地两个模拟连接以外，SPI总线定义四组数字信号：

    - 接口时钟SCLK（Serial Clock，也叫SCK、CLK），master输出至slave的通讯时钟。

    - MOSI（ Master Output Slave Input，也叫SIMO、MTSR、DI、DIN、SI）自master输出至slave的数据线。

    - MISO （Master Input Slave Output，也叫SOMI、MRST、DO、DOUT、SO）自slave输出至master的数据线。

    - SS（Slave select，也叫nSS、CS、CSB、CSN、EN、nSS、STE、SYNC）master对slave的片选信号，自master输出至slave，低有效。

 SPI接口是一种典型的全双工接口，通过同步时钟SCLK的脉冲将数据一位位地传送。所以在开始通讯前，master首先要配置接口时钟（确定其通讯频率是SLAVE可以支持的，通常为数兆赫兹）。

 当MASTER片选一个SLAVE时，每向SLAVE发送一个周期的SCLK信号，都会有1bit的数据从MOSI发送至slave，与此同时，slave每收到一个周期的SCLK信号，都会从MISO向master发送1bit的数据。这种全双工通讯，是由硬件保证的（MASTER与HOST中各有一个移位寄存器作为收发数据的缓存）。

二.AD7176使用简单说明

1>写入与读入方法

    对于FPGA为master而言，要注意SCLK下降沿发数给AD7176，上升沿读AD7176的数。在写入的时候，先用SPI时序，写入一个8bits的CMD，CMD就是通信寄存器，负责控制写