![](https://img-blog.csdnimg.cn/20201014180756738.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
DFT
文章平均质量分 50
谢谢谢谢博士
这个作者很懒,什么都没留下…
展开
-
1. DFT 入门篇-scan chain
DFT -- design for test 三要素:辅助性设计, physical defects 结构性测试向量 是一种辅助性设计,利用这种辅助性设计 对根据 physical defects 建立的 fault model 进行求解产生的结构性测试向量,这些结构性测试向量用于检测制造出来芯片的能否正常工作。 scan chain 包含两个步骤:...原创 2018-06-21 01:16:30 · 21040 阅读 · 1 评论 -
2. DFT 入门篇-scan chain—design rule check
这是一个简单的脚本,读design (综合后),读library ,加时钟design check 开始 做scan 写两个文件给ATPG用 2.问题来了如果design里面既有 posedeg clk 又有negedge clk ,那么该如何做scan ,使用上面的脚本还行吗实际上当然不行,那么该怎么改tcl 这是design ,...原创 2018-06-25 00:06:58 · 8727 阅读 · 0 评论 -
3. DFT 入门篇-scan chain—design rule check set/reset问题
做SCAN过程中需要考虑的问题 上一节讲到如果要进行SCAN rule check 时出现 set/reset情况该如何处理例子:复位信号不统一,做scan 会出现问题这是用图直观的说明可能会出现的问题 两种方法一种是改设计,一种是用工具autofix,这里是用的工具自动修复Tcl 中加入 下面一些约束 :注意active_state...原创 2018-06-30 00:12:28 · 6535 阅读 · 0 评论 -
4. DFT进阶——ATPG
ATPG automatic test pattern generation1. physical defects short and open drc escape 具有多样性等特点 不好测试,所以学术界提出了fault model 概念,具体作用有 test generation fault simulationquality prediction ...原创 2018-06-30 17:20:39 · 22280 阅读 · 4 评论 -
5. DFT进阶——ATPG delay testing
ATPG过程首先会进行DRC check ,其中clock rulechecking 是比较重要的。这是clock to d 问题 ,可以看出clk即作为时钟,也作为数据输入,当时钟的有效沿来的时候,数据如果发生跳变,这会工具不知道该采前面的值还是后面的值 ATPG setting Dealy testing 有两种方法1. single c...原创 2018-07-01 22:30:53 · 3050 阅读 · 0 评论