计算机组成原理复习题

1. 在计算机中磁盘存储器一般用作(      )

A.主存                            B.高速缓存

C.辅存                            D.只读存储器

2. 为了减少指令中的地址个数，采用的有效办法是(      )

A.寄存器寻址  B.立即寻址   C.变址寻址  D.隐地址

采用双符号位表示带符号数时，发生正溢的特征是双符号位为(      )

A.00                              B.0l

C.10                              D.11

3. 二进制补码定点小数1.101表示的十进制数是(      )

A.+1.625                          B.-0.101

C.-0.375                          D.-0.625

4. .用1K×4的存储芯片组成4KB存储器，需要几片这样的芯片?(      )

A.8片                             B.4片

C.2片                             D.1片

5. .一地址指令是指(      )

A.只能对单操作数进行加工处理

B.只能对双操作数进行加工处理

C.既能处理单操作数也能处理双操作数

D.必须隐含提供另一个操作数

6.微程序存放在(      )

A.堆栈存储器中                    B.主存储器中

C.控制存储器中                    D.辅助存储器中

7.下列选项中，能缩短程序执行时间的措施是 I．提高 CPU 时钟频率 II．优化数据通路结构 III．对程序进行编译优化 A．仅 I 和 II B．仅 I 和 III C．仅 II 和 III D．I、II 和 III

8. 假定有 4 个整数用 8 位补码分别表示为 r1=FEH，r2=F2H，r3=90H，r4=F8H。若将运算 结果存放在一个 8 位寄存器中，则下列运算会发生溢出的是 A．r1×r2 B．r2×r3 C．r1×r4 D．r2×r4

9. 假定用若干个 2K×4 位的芯片组成一个 8 K×8 位的存储器，则地址 0B1FH 所在芯片的 最小地址是 A．0000H B．0600H C．0700H D．0800H

10.下列数中最小的数是（     ）。

A  （1010010）2    B  （00101000）BCD  C（512）8 D（235）16

11. 某机字长16位，采用定点整数表示，符号位为1位，尾数为15位，则可表示的最大正整数为（       ），最小负整数为（       ）。  

    A    +（215-1），-(215-1)      B    +(215-1),-（216-1）

C    +（214-1），-(215-1)      D    +(215-1), -(1-215)

12 在定点二进制运算器中，减法运算一般通过（  ）来实现。

    A  原码运算的二进制减法器    B  补码运算的二进制减法器

    C  原码运算的十进制加法器    D  补码运算的二进制加法器

13.运算器虽由许多部件组成，但核心部分是（     ）  

    A  数据总线   B  算术逻辑运算单元  C  多路开关   D  累加寄存器

14在定点运算器中，无论采用双符号位还是采用单符号位，都必须要有溢出判断电路，它一般用（    ）来实现  

    A   与非门   B  或非门   C  异或门   D  与或非门

15、立即寻址是指（     ） 

    A  指令中直接给出操作数地址    B  指令中直接给出操作数

    C  指令中间接给出操作数        D  指令中间接给出操作数地址

16、输入输出指令的功能是（     ） 

    A  进行算术运算和逻辑运算

    B  进行主存与CPU之间的数据传送

    C  进行CPU与I/O设备之间的数据传送

    D  改变程序执行的顺序

17、微程序控制器中，机器指令与微指令的关系是（    ） 

    A  一段机器指令组成的程序可由一条微指令来执行

    B  一条微指令由若干条机器指令组成

    C  每一条机器指令由一条微指令来执行

    D  每一条机器指令由一段用微指令编成的微程序来解释执行

18、相对指令流水线方案和多指令周期方案，单指令周期方案的资源利用率和性价比（  ）

    A  最低   B  居中    C  最高    D  都差不多

19、某一RAM芯片，其容量为1024×8位，除电源端和接地端外，连同片选和读/写信号该芯片引出腿的最小数目为（    ） 

    A   23  B  20    C   17    D  19

20、在主存和CPU之间增加Cache的目的是（     ）。 

    A  扩大主存的容量   B  增加CPU中通用寄存器的数量

    C  解决CPU和主存之间的速度匹配   D  代替CPU中寄存器工作

21、计算机系统的输入输出接口是（   ）之间的交接界面。 

    A   CPU与存储器   B  主机与外围设备   C  存储器与外围设备

D   CPU与系统总线

22、在采用DMA方式的I/O系统中，其基本思想是在（  ）之间建立直接的数据通路。

    A   CPU与存储器  B  主机与外围设备  C  外设与外设  D  CPU与主存

23、冯．诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区别它们的依据是

A. 指令操作码的译码结果       B. 指令和数据的寻址方式

C. 指令周期的不同阶段         D. 指令和数据所在的存储单元

24、一个C语言程序在一台32位机器上运行。程序中定义了三个变量x、y和z，其中x和z为int型，y为short型。当x = 127，y=－9时，执行赋值语句z=x+y后，x、y和z的值分别是

A. x=0000007FH， y=FFF9H， z=00000076H

B. x=0000007FH， y=FFF9H， z=FFFF0076H

C. x=0000007FH， y=FFF7H， z=FFFF0076H

D. x=0000007FH， y=FFF7H， z=00000076H

25、浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27×29/32，Y=25×5/8，则用浮点加法计算X+Y的最终结果是

A. 00111  1100010         B. 00111  0100010

C. 01000  0010001         D. 发生溢出

26、某计算机的Cache共有16块，采用2路组相联映射方式(即每组两块)，每个主存块大小为32字节，按字节寻址，主存129号单元所在主存块应装入到的Cache组号是

A. 0       B. 2       C. 4         D. 6

27、某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是

A. 1、15       B. 2、15       C. 1、30       D. 2、30

28、某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转移后的目标地址是

A. 2021H       B. 2021H       C. 2021H         D. 2021H

29、下列关于RISC的叙述中，错误的是

A. RISC普遍采用微程序控制器

B. RISC大多数指令在一个时钟周期内完成

C. RISC的内部通用寄存器数量相对CISC多

D. RISC的指令数、寻址方式和指令格式种类相对CISC少

30、某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别为90 ns、80 ns、70 ns和60 ns，则该计算机的CPU时钟周期至少是

A. 90 ns       B. 80 ns       C. 70 ns         D. 60 ns

31、相对于微程序控制器，硬布线控制器的特点是

A. 指令执行速度慢，指令功能的修改和扩展容易

B. 指令执行速度慢，指令功能的修改和扩展难

C. 指令执行速度快，指令功能的修改和扩展容易

D. 指令执行速度快，指令功能的修改和扩展难

32、假设某系统总线在一个总线周期中并行传送4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10 MHz，则总线带宽是

A. 10 MB/s       B. 20 MB/s       C. 40 MB/s       D. 80 MB/s

33、假设某计算机的存储器系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是

A. 5%       B. 9.5%       C. 50%       D. 95%

34、下列选项中，能引起外部中断的事件是

A. 键盘输入       B. 除数为0       C. 浮点运算下溢       D. 访存缺页

35.假设某硬盘由5个盘片构成（共有8个记录面），盘面有效记录区域的外直径为30cm，内直径为10cm，内层记录位密度为250位/mm，磁道密度为16道/mm，每磁道分16个扇区，每扇区512字节，则该硬盘的格式化容量约为 （ B ）MB。

---

---

---

二、判断题   （每题3分，共15分）

1、两个补码相加，只有在最高位都是1时有可能产生溢出。  （ × ）

2、相对寻址方式中，操作数的有效地址等于程序计数器内容与偏移量之和  （ √）

3、指令是程序设计人员与计算机系统沟通的媒介，微指令是计算机指令和硬件电路建立你们的媒介。   （  √  ）

4、半导体ROM是非易失性的，断电后仍然能保持记忆。  （  √  ）

5、在统一编址方式下，CPU访问I/O端口时必须使用专用的I/O命令。  （ √  ）

---

三、填空

1、微程序入口地址是根据指令的 操作码转换   产生的.

2、在同一微周期中  不可能同时出现 的微命令叫互斥的微命令；在同一微周期中 可以同时出现 的微命令叫相容的微命令

3、直接寻址的无条件转移指令功能是将指令中的地址码送入到__PC______中

---

四、计算题

某计算机的CPU主频为500 MHz，CPI 为5（即执行每条指令平均需5个时钟周期）。假定某外设的数据传输率为0.5 MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其它开销相当于2条指令的执行时间。请回答下列问题，要求给出计算过程。

（1）在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？

（2） 当该外设的数据传输率达到5 MB/s 时，改用DMA方式传送数据。假定每次DMA传送块大小为5000 B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？（假设DMA与CPU之间没用访存冲突）

解：（1） 按题意，外设每秒传送0.5MB，中断时每次传送4B，则每秒钟需中断的次数为0.5MB/4B=125×103，每次中断用时(18+2)×5=100个时钟周期，则总计用时为125×103×100；

与CPU总的500M个时钟周期之比为（125×103×100）/（500×106）=2.5%，这就是外设占用时间的百分比；

（2）当外设每秒传送5MB时改用DMA方式传送，每次DMA传送5000B，则每秒需要启动DMA的次数5MB/5000B=103，每次用时500个时钟周期，总计用时为500×103，与CPU总的500M个时钟周期之比为（500×103）/（500×106）=0.1%，是外设占用时间的百分比。

说明：解答此题用时钟周期之比最简捷方便，这里的CPI是一个重要概念，用它和指令条数的乘积可以求出有关时钟周期的数量，有的考生将其转换为以秒为单位的时间来计算是划不来的，显得繁琐。