1、十进制46.25对应的二进制表达式为( )。
A 101110.11 B 101101.01
C 101110.1 D 101110.01
解析:
首先这个题目是由整数部分和小数不同共同组成的,整数部分的计算是最简单的,整数部分除以2得到的余数按照逆向顺序排列后就是整数部分转化为二进制后的结果,详细过程如下所示:
46转化为二进制的结果就是101110
小数部分的计算可能很多人记不清楚了,小数部分每次乘以2后得出的结果取其整数部分,直到小数部分为0或达到精度要求为止,详细过程如下所示:
0.25转化为二进制的结果就是.01
综上所述,最后的答案选择D 101110.01
2、在时序电路的状态转换表中,若状态数N=3,则状态变量数最少为( )
A 4 B 8 C 2 D 16
3、只读存储器ROM中的内容,当电源断掉后又接通,存储器中的内容 ( )。
A 全部为0 B 不可预料
C 保持不变 D 全部改变
解析:
4、在Verilog语言中,a = 4’b1011,那么&a为( )。
A 4’b1111 B 1’b1
C 1’b0 D 4’b1011
解析:
&m是将m中所有比特相与,最后的结果为1bit。例:&4‘b1111 = 1&1&1&1 = 1’b1,&4’b1101 = 1&1&0&1 = 1’b0。
6、下面哪种不是组合逻辑电路功能描述方法( )。
A 真值表 B 布尔方程
C 状态机 D 逻辑框图
解析:
A选项真值表是使用于逻辑中的一类数学用表,用来计算逻辑表示式在每种论证(即每种逻辑变量取值的组合)上的值。其特点就是输入和输出之间的关系能够一一对应,无任何延时特性,在表达组合逻辑电路关系时非常直观。
B选项布尔方程(Boolean equation)是一类特殊方程,指布尔代数B上含有未知元的等式f(X)=g(X),其中f(X)与g(X)均为B上之布尔函数。常用于表达输入和输出的一种函数关系,下面为全加器的布尔方程:
D选项逻辑框图由许多逻辑图形符号构成。它与真值表及布尔方程一样,是描述逻辑函数的一种方法。在FPGA中常见于RTL视图中最基本的层次,下面为全加器的逻辑框图:
C选项状态机简写为FSM(Finite State Machine),也称为同步有限状态机,我们一般简称为状态机,之所以说是同步的,是因为状态机中所有的状态跳转都是在时钟的作用下进行的,所以必须用到时序逻辑,我们一般用状态转移图描述状态机。
7、时序电路的一般特征不包括( )。
A 系统的状态保持或者变化情形取决于系统的输入及其当前状态
B 时序机的状态图和状态表是相同的设计信息的两种不同的表示形式
C 可以没有时钟
D 时序电路(机)的当前状态和输入信号决定了其下一状态及输出
解析:
时序电路一定需要由时钟沿触发的触发器来保存数据,所以不能没有时钟,C选项错误明显。
A、B、D选项都是和状态机相关的描述。
8、组合逻辑电路消除竞争冒险的方法有( )。
A 在输出端接入滤波电容
B 后级加缓冲电路
C 屏蔽输入信号的尖峰干扰
D 前级加电阻
解析:
主要的方法有如下三种:1)输出端接入滤波电容 2)引入选通脉冲或使用时序逻辑电路 3)修改逻辑设计,增加冗余项
9、关于2019:1的MUX,下列描述哪个正确( )。
A 输出为1路
B 选择字为2019位
C 输入为2048路
D 以上皆对
解析:
2048 > 2019 > 1024 ,也就最少需要11位的地址线即可,如果使用独热码编码,每个比特只有一位为1在输入通道较少的情况也是可以的,但是2019个输入通道确实太多了,无论是做成ASIC还是编写Verilog代码来实现都是不切实际的。B项目虽然不能说是错误的,但由于这是个单选题,所以综上所述,本题的最佳答案选A 输出为1路。
9、寄存器的Tsu(建立时间)是如何定义的( )。
A 在时钟沿到来之后数据保持稳定的时间
B 在时钟沿带来前后数据都需要保持稳定的时间
C 在整个时钟周期数据保持稳定的时间
D 在时钟沿到来之前数据保持稳定的时间
10、关于同步设计,说法错误的是( )。
A 在可编程逻辑器件中,使用同步电路可以避免器件受温度,电压,工艺的影响,易于消除电路的毛刺,使设计更可靠,单板更稳定
B 为保证逻辑设计可靠,必须保证整个电路中只有一个时钟域,同时只使用同一个时钟沿
C 同步电路比较容易使用寄存器异步复位/置位端,以使整个电路有一个确定的初始状态
11、属于组合逻辑电路的是( )。
A 全加器 B 移位寄存器
C 计数器 D 触发器
12、在下列逻辑电路中,不是组合逻辑电路的是( )。
A 编码器 B D触发器
C 加法器 D 译码器
13、双向数据总线常采用( )构成。(
A 全加器 B 三态门
C 译码器 D 数据分配器
14、信号A、B均是4bit输入,C = A+B,请问信号C应该定义( )bit。(
A 4 B 5
C 6 D 3
解析:
根据上面加法器的例子,我们可以看出两个数相加求和后的总位宽为其中加数最大的位宽再加1。两个加数的位宽分别为m和n,其相加后的总位宽可以表示为:[max(m , n) + 1],也有一些题目是让求多个数相加总位宽需要多少,我们同样可以转化为两个数求总位宽的问题。
还有些题目会考察两个相乘后的积的总位宽,其总位宽为两个数位宽之和。两个乘数的位宽分别为m和n,其相乘后的总位宽可以表示为:m+n。
15、下列哪些是FPGA开发工具( )。
A ISE B Vivado
C CCS D Quartus
解析:
CCS便是供用户开发和调试DSP和MCU程序的集成开发软件。
16、使用DMA的好处不包括( )。
A 减少数据的传输延时
B 一定条件下可以降低系统的功耗
C 软件复杂度肯定会降低
D 降低CPU占用
解析:
MA(Direct Memory Access,直接存储器访问)。在DMA出现之前,CPU与外设之间的数据传送方式有程序传送方式:直接在程序控制下进行数据的输入/输出操作;中断传送方式:当外设需要与CPU进行信息交换时,由外设向CPU发出请求信号,使CPU暂停正在执行的程序,转而去执行数据输入/输出操作,待数据传送结束后,CPU再继续执行被暂停的程序。
DMA的出现就是为了解决批量数据的输入/输出问题。DMA是指外部设备不通过CPU而直接与系统内存交换数据的接口技术。这样数据的传送速度就取决于存储器和外设的工作速度(A选项正确)。通常系统总线是由CPU管理的,在DMA方式时,就希望CPU把这些总线让出来,即CPU连到这些总线上的线处于高阻态,而由DMA控制器接管,控制传送的字节数,判断DMA是否结束,以及发出DMA结束信号。
DMA是所有现代电脑的重要特色,他允许不同速度的硬件装置来沟通,而不需要依于CPU的大量中断负载。否则,CPU需要从来源把每一片段的资料复制到暂存器,然后把他们再次写回到新的地方。在这个时间中,CPU对于其他的工作来说就无法使用。DMA 传输将一个内存区从一个装置复制到另外一个,CPU初始化这个传输动作,传输动作本身是由 DMA控制器来实行和完成。典型的例子就是移动一个外部内存的区块到芯片内部更快的内存去。像是这样的操作并没有让处理器工作拖延,反而可以被重新排程去处理其他的工作(D选项正确)。DMA传输对于高效能嵌入式系统算法和网络是很重要的。
对于B项的一种分析是我们设计时如果使用了低功耗方式,在唤醒后使用DMA由于提高了处理器利用率和处理速度,可以使得处理器尽快完成当前任务,再次进入低功耗状态,进一步降低功耗。
C项中软件的复杂度这个很难去判断,需要具体情况具体分析而且又说的太绝对了,所以我们看到选项中有“肯定”的字眼一定要格外注意。
17、二进制乘法遵循下面哪些规则( )。
A 0x1=0 B 1x0=0
C 1x1=1 D 0x0=0
解析:本题主要考察了对数字电路基本运算法则的认识。
这个题目是在多选题中的,从题干上来分析,是想让我们区别二进制乘法和十进制乘法的不同,但是看看选项发现并没有达到这种效果,也就是说选项中的运算都是二进制乘法和十进制乘法通用的,所以我们都选上。
18、逻辑代数式:A*A=( )。
A 2A B A^2
C 2A^2 D A
解析:
这个题目也是考察数字电路中最基本的内容,只要不马虎绝对可以做对的。和上一个题的考点相同,这里是用字母表示的,当A为0和1时,二进制和十进制没有什么区别。但是二进制只有0和1,十进制大于1后的结果就是A^2了。
19、逻辑表达式Y=AB,表示( )。
A 或门 B 异或门
C 与非门 D 与门
解析:
这道题也是数字电路中最基本的知识,常见的逻辑门与其表达式如下:
与门的表达式为:Y = AB;
或门的表达式为:Y = A+B;
非门的表达式为:Y = A’;
与非门的表达式为:Y = (AB)’;
异或门的表达式为:Y = A’+A’B或Y = A+B;
同或门的表达式为:
Y = AB’+A’B或Y = A⊙B。
20、Verilog HDL语法中,下面哪一个是错误的端口类型( )。(
A output B bi-directionaL
C inout D input
21、Verilog用什么注释掉一行( )。
A \ B //
C # D %
22、(正确率38%)在VerilogHDL中,下面哪个是在RTL代码中不可以直接使用的运算符( )。
A“|” B“/”
C “+” D “^”
23、一个VHDL程序,至少要包括( )。
A 实体 B 子程序
C 结构体 D 进程
解析:
一个VHDL程序的基本单元是设计实体,它可以是一个简单的门电路,也可以是一个复杂的数字系统。它既能作为一个电路的功能模块而单独存在和运行,也可以被其它数字系统所调用,从而成为这个系统的一部分。不管其功能复杂成度多大,VHDL程序的结构基本相同,一般由库、程序包、实体、结构体及配置语句构成。其中实体和结构体两部分是必需的,由这两部分即可构成一个简单的VHDL程序。
24、在VHDL中,下列标识符正确的是( )。
A return B 2FFT
C Sig_#N D IDLE
解析:
标识符用于定义常数、变量、信号、端口、子程序或参数名字。
VHDL基本标识符的要求(87标准)如下所示:
(1)由26个大小写英文字母、数字0~9及下划线“”组成的字符串;
(2)以英文字母开头;
(3)不连续使用下划线“”;
(4)不以下划线“_”结尾;
(5)基本标识符中的英文字母部分大小写;
(6)VHDL的保留字不能作为标识符使用。
A选项违反第六条规则,B选项违反第二条规则,C选项违反第一条规则,所以D选项正确,希望大家以后可以记住这些规则。
25、当稳压管在正常稳压工作时,其两端施加的外部电压的特点为( )。
A 正向偏置但不击穿 B 反向偏置且被击穿
C 正向偏置且被击穿 D 反向偏置但不击穿
解析:
其实稳压管也是一种晶体二极管,它是利用PN结的击穿区具有稳定电压的特性来工作的。稳压管在稳压设备和一些电子电路中获得广泛的应用。把这种类型的二极管称为稳压管,以区别用在整流、检波和其他单向导电场合的二极管。稳压二极管的特点就是击穿后,其两端的电压基本保持不变,这里就可以排除了A和D选项。
什么是击穿效应:PN结加反向电压时,空间电荷区变宽,内电场增强。反向电压增大到一定程度时,反向电流将突然增大。反向电流突然增大时的电压称击穿电压,即PN结的击穿表象为反向偏置电流突然增大。基本的击穿机构有两种,即隧道击穿(也叫齐纳击穿)和雪崩击穿。因此我们可以看到是反向被击穿。所以答案选择B。
26、基本逻辑门种类不包括以下哪种( )。
A SSL B TTL
C 发射极耦合逻辑 D CMOS
27、放大电路引入负反馈后所产生的不利因素是( )。
A 扩展频带 B 滞后补偿
C 改变输入与输出电阻 D 自激振荡
解析:
将一个系统的输出信号的一部分或全部以一定方式和路径送回到系统的输入端作为输入信号的一部分,这个作用过程叫——反馈。按反馈的信号极性分类,反馈可分为正反馈和负反馈。负反馈是指返回来的信号与输入信号的极性相反。
采用负反馈使得放大器的闭环增益趋于稳定,消除了开环增益的影响。电子线路中阻抗匹配是一重要问题,负反馈还影响着放大器输入和输出阻抗,电压混合使输入阻抗增高,电流混合使输入阻抗降低; 电流取样使输出阻抗增高,电压取样使输出阻抗降低。利用负反馈还可大大减少放大器在稳定状态下所产生的失真,并可减弱放大器内部各种干扰电平。利用负反馈还可展宽放大器的频带,使得放大器的幅频特性变得比较平坦。因此,负反馈可大大提高放大器的放大质量,改善许多性能指标,而且反馈越深,改善的程度也愈大。
但过深的负反馈又可能引起放大器不能正常工作而导致自激。为了消除自激,通常会采用滞后补偿的方法,即在反馈环内的基本放大电路中插入一个含有电容C的电路,是得开环增益的相位滞后,达到稳定负反馈放大电路的目的。所以回到本题,引入负反馈后所产生的不利因素就是会导致自激振荡。
28、三态门输出为高阻时,其输出线上电压为高电平( )。
A 正确 B 错误
解析:
所谓三态门,除具有高电平和低电平输出状态外,还有第三种输出状态——高阻状态。处于高阻抗状态时,输出电阻很大,相当于开路,没有任何逻辑控制功能。高阻态的意义在于实际电路中不可能断开电路。
29、一个非门最少需要几个晶体管实现( )。
A 3 B 4
C 5 D 2
30、TTL的电源电平是多少( )。
A3.3V B 5V
C 220V D 1.5V
解析:
TTL电平信号规定,+5V等价于逻辑“1”,0V等价于逻辑“0”(采用二进制来表示数据时)。这样的数据通信及电平规定方式,被称做TTL(晶体管-晶体管逻辑电平)信号系统。
CMOS电源的电平比较宽,为3-15V。
31、对于一般的逻辑电平,各参数需满足如下( )的关系。
A Vih > Voh > Vt > Vil > Vol
B Voh > Vih > Vt > Vol >Vil
C Voh > Vih > Vt> Vil > Vol
D Vih > Voh > Vt> Vol > Vil
32、若系统的起始状态为0,在x(t)的激励下,所得的响应为( )。
A 稳态响应 B 暂态响应
C 零状态响应 D 强迫响应
33、一个因果稳定的离散系统,其H(z)的全部极点须分布在z平面的( )。
A 单位圆内 B 单位圆上
C 单位圆内或单位圆上 D 单位圆外
34、对于序列的傅里叶变换而言,其信号的特点是( )。
A 时域离散周期,频域连续非周期
B 时域离散非周期,频域连续非周期
C 时域离散非周期,频域连续周期
D 时域连续非周期,频域连续非周期
35、非周期连续信号被理想冲激取样后,取样信号的频谱Fs(jω)( )。
A 连续频谱 B 连续周期频谱
C 不确定,要依赖于信号而变化
D 离散频谱
40、下列关于initial和always的说法正确的是( )。
A initial和always不能同时执行
B initial只能执行一次
C always只要条件符合即可执行
D initial不可以综合,always可以综合
41、下列哪种说法正确( )。
A 同步复位增加了时序收敛的难度
B 同步化异步复位可以保证逻辑正确复位
C 从使用资源的角度看,应该使用异步复位
D 异步复位可能会导致逻辑错误
解析:
官方文档《Vivado使用误区与进阶》中明确说明尽量避免使用异步复位,且如果使用复位就用高复位,巧的是刚好和Altera推荐的规则相反,也是因为内部结构决定的,这也是这两家公司非常有意思的地方,所以我们在开发Altera和Xilinx的芯片时复位要区别对待。所以C项错误。
其实只要存在复位都会增加布局布线的负担,因为复位会像时钟一样连接到每一个寄存器上,是相当复杂的工程,会增加时序收敛的难度,所以A选项正确。
42、关于任务和函数的区别,下列说法错误的是( )。
A 函数可以包含时延和时序控制
B 函数不能调用任务
C 函数必须带有至少一个输入
D 函数只能返回一个值
43、请选出哪个不是FPGA的加载方式( )。
A 被动并行 B 主动串行
C I2C加载 DJTAG
解析:
FPGA器件配置方式分三大类:主动配置、被动配置和JTAG配置。
13、已知信号f(t)的最高频率为x(Hz),则对信号f(t/2)取样时,其频谱不混迭的最大奈奎斯特取样间:
1/2x 1/x
2/x 4/x
解析:1/x
考察奈奎斯特采样定理,采样频率至少为信号频率的两倍,也就是每个周期至少采样两个点。本题中f(t/2)的最高频率应该为x/2(Hz),周期为2/x,那么采集间隔应该是周期的一半,也就是1/x。
14、芯片厂商提供的手册都比较保守,只要保证系统能正常工作,测试到的信号质量,时序刚好超出要求也没关系。
错误 正确
解析:错误
首先芯片的制作是存在偏差的,而厂商芯片手册中的数据是统计量,通过大量芯片测试后得到的数据,如果仅仅保证当前芯片能正常工作,在批量生产时就可能由于个别芯片与手册极限参数接近造成产品问题。
另外,高低温对于芯片同样存在不小的影响,仅仅在室温或者实验室情况下测量是正常工作的,在实际产品使用时也有可能出现问题,所有在实际使用时,不要超出芯片手册中的要求。
15、想要去除信号的50Hz 干扰,可以选择哪种滤波器:
高通滤波器 低通滤波器
带通滤波器 带阻滤波器
解析:带阻滤波器
滤除某种特定频率的信号,可以使用带阻滤波器,如果你只关注低频的特性,可以使用低通滤波器,如果你只关心50Hz以上的高频信号,也可以使用高通滤波器。仅从题目要求来看,最合适的答案是使用带阻滤波器。
16、采用线性电源从3.3V降到1.5V,如果1.5V的实测电流为0.5A;用于该部分的3.3V的实测电流可能为:
0.28A 0.4A
0.5A 0.23A
解析:0.5A
考查电源知识,在这里你可以把线性电源可以理解为一个滑动变阻器,通过电阻消耗多余的能量,由于是串联的,所以输入输出电流保持不变。
扩展一下开关电源,开关电源的开关器件工作的导通和关断的状态,需要使用储能元件,可以理解为一个水库,下游不需要水的时候,水存储在水库中,水闸关闭。下游需要水的时候水闸打开,将水供给下游。而线性电源,更像是下游不需要水的时候,把多余的水倒掉。所以在压差较大的场合(上游水源及其充足、下游只需要很少),一般开关电源的效率更高,同时开关电源的输入和输出电流可以不一样。
17、为了减少相互间的串扰,可以将线间距加大。
正确 错误
解析:正确
相互之间的串扰主要是由于电生磁,磁场重新耦合到另一条传输线的过程,将两条线之间的线距增大,受到串扰影响的传输线周围的磁感线密度变小,受到的影响也就小了。
18、引起组合逻辑电路发生竞争冒险的原因是:
信号串扰 电路延时
逻辑关系错误 电源波动
解析:电路延时
由于到达门的时间不同,会造成竞争冒险。
19、计算机内的“溢出“是指其运算的结果()。
为无穷大
超出了计算机内存储单元所能存储的数值范围
超出了该指令所指定的结果单元所能存储的数值范围
解析:超出了该指令所指定的结果单元所能存储的数值范围。
20、下面哪个电路属于时序逻辑电路:
与非门 寄存器
编码器 多路选择器
解析:寄存器
寄存器是由触发器组成的,所以是时序逻辑。