数字IC/FPGA笔试题收集讨论-华为2022硬件逻辑题题解

华为2022硬件逻辑提前批

时间2021.7.28

题目来自于@数字IC打工人

部分解析参考：

华为2022硬件逻辑笔试题_狗哥天下第一的博客-CSDN博客_华为逻辑岗笔试题

单选题(每道2分)

1.以下关于过程赋值的描述，不正确的是（D）

A在非阻塞性过程赋值中，使用赋值符号“< =”

B赋值操作符是“=”的过程赋值是阻塞性过程赋值

C在非阻塞性过程赋值中，对目标的赋值是非阻塞的（因为时延），但可预定在将来某个时间步发生（根据时延：如果是0时延，那么在当前时间步结束）

D非阻塞性过程赋值在其后所有语句执行前执行

*非阻塞赋值在当前时间步结束时才进行赋值，在当前时间步开始时计算右值。

2.芯片的功耗和下列哪种不强相关______C_______。

A资源利用率

B核电压

C组合逻辑级数

D翻转率

*资源利用率事实上影响翻转率，通过toggleRate*C*V^2*freq来看，组合逻辑级数本身不强相关。

3.下列说法错误的是( C )

A Clock Buffer Enable使能率越大，功耗越大

B电路时钟频率越高，则电路的动态性越高，功耗越大

C输入并联终结电阻越大，功耗越大

D Fanout越大，驱动的负载越多，负载电容越大，功耗越大

*排除法来看是C，又有说法称P=U^2/R来计算，可以说明R越大P越小。

4.关于状态机的描述，如下错误的是（ B）

A 不同状态机之间的相互关系要明晰，避免状态异常导致配合关系异常。

B 状态机的安全完全取决于RTL编码方式和风格，推荐使用“独热码”作为状态机的状态。

C 状态机中有异常保护、防挂死处理，确保每个状态都能在异常情况下能恢复。

D 在状态机轮转中作为跳转条件的两个互斥信号应用一个信号表示。

*B过于绝对，后半句的独热码也是有限定条件的，例如FPGA中独热码不应超过24位等。

5.下列电路中不属于时序逻辑电路的是_____A_____

A全加器

B 加法器

C 分频器

D 计数器

*B的加法器可能是带FF的那种。

6.以下关于TESTBENCH的描述，错误的是( C )

A TESTBENCH采用分层结构，通常包括测试用例层、数据交换层及待测模块层

B TESTBENCH是为了完成对逻辑的验证而搭建的仿真环境

C TESTBENCH编码设计对可测试性没有要求

D TESTBENCH用来发送激励数据、控制仿真执行，并完成输出结果比较

*C这种明显违背常理。

7.以下哪种匹配方式的匹配器件是紧靠驱动端布局的 ( D )

A Thevenin等效匹配

B 并联匹配

C AＣ匹配（RC匹配）

D