FPGA
文章平均质量分 83
gududeyhc
这个作者很懒,什么都没留下…
展开
-
信号的边沿检测(ZT)
2012-06-25 20:20:11| 分类: FPGA硬件 | 标签:verilog 具体硬件电路设计 |字号 订阅来源:http://blog.163.com/qingyu_1984/blog/static/14441450320125258197443/二、什么是边沿检测所谓边沿检测,就是检测输入信号,或者FPGA内部逻辑信号的跳变,即上转载 2013-04-12 21:28:40 · 2322 阅读 · 0 评论 -
SDRAM工作过程(转)
2011-08-02 16:01:01| 分类: SDRAM | 标签:sdram |字号 订阅SDRAM是Synchronous Dynamic Random Access Memory(同步动态随机存储器)的简称,它将CPU和RAM通过一个相同的时钟锁在一起,使得RAM和CPU能够共享一个钟周期,以相同的速度同步工 作,从而解决了CPU和RAM之间转载 2013-04-12 21:33:14 · 758 阅读 · 0 评论 -
ModelSim 仿真流程(ZT)
Modelsim仿真流程1、 Modelsim简介略。2、 modelsim仿真流程:modelsim基本的仿真流程包括建立库、建立工程并编译、仿真、调试、但在libero环境中运行modelsim时,软件自动映射库和生成工程文件。其中功能仿真、综合仿真以及后仿真分别映射presynth、postsynth和postlayout库。基本流程是:建立工作库→编译源代码转载 2013-04-12 21:35:26 · 2137 阅读 · 0 评论 -
亚稳态的有关概念和分析
此为精简版,建议阅读下面的链接:http://hi.baidu.com/leehyfer/item/752585df16b5641ed78ed08a亚稳态的定义由于 timing margine 不够,电路的输入没有能够上到所需要的逻辑电平高度,导致逻辑器内部不得不花费额外的时间使得输出达到所需的稳定逻辑状态,这个额外的时间,我们也叫作决断时间(resoluti转载 2013-04-12 21:23:50 · 1856 阅读 · 0 评论 -
触发器;建立时间和保持时间;竞争、冒险和毛刺;同步电路与异步电路(ZT)
2012-07-20 22:04:17| 分类: FPGA硬件 | 标签:数字电路基础知识 |字号 订阅来源:http://blog.163.com/qingyu_1984/blog/static/144414503201262095459724/锁存器是一种基本的记忆器件,它能够储存一位元的数据,并不需要时钟输入,转载 2013-04-12 21:26:58 · 2034 阅读 · 0 评论 -
VHDL顶层调用Verilog模块(转)
VHDL调用Verilog模块的时候,要在实例化模块前,加上“verilogmodelGM: ”VHDL调用verlog:verilog module: //Verilog 底层文件里的端口声明module m(a,b,c);input a,b;output c;...endmodule转载 2013-04-12 21:37:40 · 11001 阅读 · 0 评论 -
SDRAM页操作模式(ZT)
2012-05-29 16:27:33| 分类: SDRAM | 标签:sdram |字号 订阅 之前折腾了好久没搞定SDRAM的页模式下进行读写,当时利用在FPGA内部设计一个数据产生模块,用于产生0-255的数据分别写入SDRAM的一个页(正好256字节)内。但是读出来的串口上传数据却相当怪异。当时就放下了,搞不定硬撑着也不是办法。转载 2013-04-12 21:31:47 · 1279 阅读 · 0 评论 -
verilog 如何处理需要在两个always 中赋值的变量(ZT)
在一个以上的always块中对同一个变量赋值容易产生竞争冒险,且不能综合。 但是如果一个变量的值必须与两个always事件相关联,且两个事件不可能放在一个always块中(如同一时钟上升沿与下降沿,或者是两个不同时钟进行触发的),那么应该用什么方法来处理这个变量呢?一旦遇到这个问题。verilog中的解决方法是两个变一个。一个always块只对一个变量赋值。最后将其用组合逻辑将其变转载 2013-04-12 21:39:11 · 15477 阅读 · 0 评论 -
关于quartus原理图窗口的问题
问题一: 本人想用quartusII9.0绘制原理图,可按步骤打开后就这样的老是提醒我要安装打印机。绘制不了原理图,求解决方法。我把它卸载了,在安装了,也破解了(用文本方式编辑就可以,不管是verilog还vhdl)。所以按道理是破解了的。可原理图绘制不了。。。。。。。。。。解决方法:在原理图界面下,去掉view下面的show page breaks前面的勾,后者在在原创 2013-04-20 19:57:25 · 2948 阅读 · 0 评论