触发器；建立时间和保持时间；竞争、冒险和毛刺；同步电路与异步电路(ZT)

2012-07-20 22:04:17|  分类： FPGA硬件 |  标签：数字电路基础知识







  |字号 订阅

来源：http://blog.163.com/qingyu_1984/blog/static/144414503201262095459724/

锁存器是一种基本的记忆器件，它能够储存一位元的数据，并不需要时钟输入，它会根据输入来改变输出。

D触发器的状态方程为：Q(n+1)=D.

触发器不同于锁存器，它是一种时钟控制的记忆器件，触发器具有一个控制输入信号 (CLOCK)。CLOCK信号使触发器只在特定时刻才按输入信号改变输出状态。若触发器只在时钟CLOCK由L到H (H到L) 的转换时刻才接收输入，则称这种触发器是上升沿 (下降沿) 触发的。
触发器可用来储存一位的数据。通过将若干个触发器连接在一起可储存多位元的数据，D触发器是最常用的触发器之一。对于上升沿触发D触发器来说，其输出Q只在CLOCK由L到H的转换时刻才会跟随输入D的状态而变化，其他时候Q则维持不变。

------------------------------------------------------------------------------------
建立时间和保持时间



建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；

保持时间（hold time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间， 如果保持时间不够，数据同样不能被打入触发器。数据稳定传输必须满足建立和保持时间的要求。 

------------------------------------------------------------------------------------
竞争，冒险和毛刺

在组合逻辑中，由于门的输入信号通路中经过了不同的延时（tpd为延迟时间），导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。
如果布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法：一是添加布尔式的消去项，二是在芯片外部加电容，三是用触发器打一下。

------------------------------------------------------------------------------------
同步电路与异步电路
同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。同步电路的时序电路共享同一个时钟CLK，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。

异步电路主要是组合逻辑电路，用于产生地址译码器、FIFO或RAM的读写控制信号脉冲，但它同时也用在时序电路中，此时它没有统一的时钟，状态变化的时刻是不稳定的，通常输入信号只在电路处于稳定状态时才发生变化。也就是说一个时刻允许一个输入发生变化，以避免输入信号之间造成的竞争冒险。(重要---zhengjw 2012.7.20)