DDC

DDC(1/4下变频)

概述

• 工作后学习东西的流程和上学的时后有很大的不同。上学时先学一堆理论知识，然后考场见。工作后是先考试（遇到问题），然后开始带着问题翻书上网赵资料。在学校考试前总感觉尽在掌握，看到卷子才明白老师他不按套路出牌。工作后看似解决了，但是积累的知识都是碎片的。偶尔能把碎片的知识串起来，心里的通透是难以言表的。最近做项目的时候客户看到我们的代码问我数字DDC的原理，我翻出我之前串起来的知识跟他说明白了，也想借着这个机会和这个平台记录下来。

为什么载波频率fc往往是ADC采样频率fs的1/4（或3/4）？

什么是DDC？

• 从频谱上来说就是把采样后的基带信号搬移到零频。
  

  • 这里涉及到许多ADC采样定理的事情就不展开说来，有机会再写篇文章
  • 图1是ADC采样后出现的频谱延拓（阴影区域为基带信号）
  • 图2是DDC后的频谱也是咱们今天讨论的重点
  • 图3是经过低通滤波后的频谱
  • 这篇文章的目的就是从图1变到图2

• 记得高中上学那会儿学过这么个知识（现在叫混频）

  cos(2 Pi f0)cos(2 Pi f1)
  

  • 通过积化和差公式可知，上式相乘必然得到一项（f0+f1）和一项（f0-f1）
  • 也就是说给基带信号乘上一个时当的信号就可以把他从图1的位置搬移到图2的位置（接下来就有意思了）
  • 如果fc是fs/4，那是不是正好就把图1的基带信号搬移到图2的位置了

• 如果仅仅是因为这个原因那就显得有些肤浅了，接着往下分析

  • 设一余弦信号为

    cos(2 Pi fo);
    

  • 其中fo = fs/4，那么用采样率为fs的ADC对其采样（离散化）结果为

    cos(2Pifo * TsN);    //Ts=1/fs,N=0,1,2,3...
    = cos[2 pi (fs/4) * (1/fs)N]
    = cos[PiN/2]
    

  • 经过推算发现一个大秘密，离散化后该信号的结果是1，0，-1，0循环
  • 也就是说ADC采样得到的基带信号只需要与1，0，-1，0的循环队列相乘就可以实现图1到图2的搬移（前提是fc=fs/4）
  • 说是相乘，任何数和这四个数相乘还用乘吗？如果不用乘法，在FPGA运算过程中不仅可以节省DSP资源，还可以节约时间，这对于大带宽低延时的系统是多么简洁的设计阿！！

结束句

• 这就是我知道的，在工程实现时fc=（fs/4）的妙用