10G以太网

最新推荐文章于 2025-02-27 20:56:27 发布
最新推荐文章于 2025-02-27 20:56:27 发布
阅读量5.1k 收藏 68
点赞数 4
文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/hanhailong0525/article/details/121251757
版权

概述

  • 该文章得验证平台位xilinx KCU105开发板，实现了双通道10g eth收发，以及内外循环。

10g以太网系统框图

在这里插入图片描述

  • 时钟

    • PCS/PMA接收外部差分参考时钟(156.25MHz),经过内部锁相环输出coreclk（156.25MHz）,从而驱动整个系统工作

  • 数据

    • 发送:用户在156.25MHz时钟下，通过64bit位宽axi stream总线将数据发送给MAC核，MAC将axi stream数据转换成xgmii协议数据发送给PCS/PMA，PCM/PMA内部经过64b/66b等操作最终通过GTX接口发出。
    • 接收:接收过程是发送过程得逆过程
      在这里插入图片描述

  • 控制（监测）

    • MicroBlaze通过axi_lite接口控制User和MAC模块，MAC与PCS/PMA模块间通过MDIO总线走控制信号，后续内容有详细介绍。

一、 PCS/PMA内部时钟

在这里插入图片描述

  • 1、pcs/pma接收差分refclk(156.25MHz)
  • 2、红框内得逻辑在多个pcs/pma时可以共享给其他模块
    在这里插入图片描述

二、 XGMII帧格式

在这里插入图片描述

  • 若payload_size = 64，源地址48’h1111_0000_0000，目标地址48’h2222_0000_0000,发送完3frame后payload_size = 125
  • 根据XGMII需求：帧间最小间隔（12+Byte） + 前导码（7Byte）+ 帧开始符（1Byte）+ ethernet_header(16Byte) + Payload2（62Byte）+ FCS（4Byte）
  • ethernet_header(16Byte) = MAC目标地址（6Byte）+ MAC源地址（6Byte）+ 长度/类型（2Byte）+ Payload1(2Byte)
    assign ethernet_header [47:0]     = XIL_MAC_ID_OTHER;   
assign ethernet_header [95:48]    = XIL_MAC_ID_THIS;
assign ethernet_header [111:96]   = {data_payload[7:0], data_payload[15:8]};
assign ethernet_header [127:112]  = seq_no_g;
  • 实际XGMII格式为
     frame0_1 : 0707_0707_0707_0707
 frame0_2 : df55_5555_5555_55fb
 frame0_3 : 0000_2222_0000_0000
 frame0_5 : 0000_4000_1111_0000
 frame0_6 : 0000_0000_0000_0000
 frame0_7 : 0000_0000_0000_0000
 frame0_8 : 0000_0000_0000_0000
 frame0_9 : 0000_0000_0000_0000
 frame0_10: 0000_0000_0000_0000
 frame0_11: 0904_0000_0000_0000
 
 frame1_1 : 0707_0707_07fd_fd4a
 frame1_2 : 0707_0707_0707_0707
 frame1_3 : df55_5555_5555_55fb
 frame1_4 : 0000_2222_0000_0000
 frame1_5 : 0001_4000_1111_0000
 frame1_6 : 0001_0001_0001_0001
 frame1_7 : 0001_0001_0001_0001
 frame1_8 : 0001_0001_0001_0001
 frame1_9 : 0001_0001_0001_0001
 frame1_10: 0001_0001_0001_0001
 frame1_11: 0001_0001_0001_0001
 frame1_12: 0001_0001_0001_0001
 frame1_13: d864_0001_0001_0001
 
 frame2_1 : 0707_0707_07fd_3991
 frame2_2 : 0707_0707_0707_0707
 frame2_3 : df55_5555_5555_55fb
 frame1_4 : 0000_2222_0000_0000
 frame1_5 : 0002_4000_1111_0000
 frame1_6 : 0002_0002_0002_0002
 frame1_7 : 0002_0002_0002_0002
 frame1_8 : 0002_0002_0002_0002
 frame1_9 : 0002_0002_0002_0002
 frame1_10: 0002_0002_0002_0002
 frame1_11: 0002_0002_0002_0002
 frame1_12: 0002_0002_0002_0002
 frame1_13: ad85_0002_0002_0002
 
 frame3_1 : 0707_0707_07fd_af8c
 frame3_2 : 0707_0707_0707_0707
 frame3_3 : df55_5555_5555_55fb
 frame3_4 : 0000_2222_0000_0000
 frame3_5 : 0003_4000_1111_0000
 frame3_6 : 0003_0003_0003_0003
 frame3_7 : 0003_0003_0003_0003
 frame3_8 : 0003_0003_0003_0003
 frame3_9 : 0003_0003_0003_0003
 frame3_10: 0003_0003_0003_0003
 frame3_11: 0003_0003_0003_0003
 frame3_12: 0003_0003_0003_0003
 frame3_13: 7ce5_0003_0003_0003

 frame4_1 : 0707_0707_07fd_6b57
 frame4_2 : 0707_0707_0707_0707
 frame4_3 : df55_5555_5555_55fb
 frame4_4 : 0000_2222_0000_0000
 frame4_5 : 0004_7d00_1111_0000
 frame4_6 : 0004_0004_0004_0004
 frame4_7 : 0004_0004_0004_0004
 frame4_8 : 0004_0004_0004_0004
 frame4_9 : 0004_0004_0004_0004
 frame4_10: 0004_0004_0004_0004
 frame4_11: 0004_0004_0004_0004
 frame4_12: 0004_0004_0004_0004
 frame4_13: 0004_0004_0004_0004
 frame4_14: 0004_0004_0004_0004
 frame4_15: 0004_0004_0004_0004
 frame4_16: 0004_0004_0004_0004
 frame4_17: 0004_0004_0004_0004
 frame4_18: 0004_0004_0004_0004
 frame4_19: 0004_0004_0004_0004
 frame4_20: 0004_0004_0004_0004
 frame4_21: 0004_0004_0004_0004
 frame4_22: fda1_6eb5_a404_0004

 frame5_1 : 0707_0707_0707_0707
 frame5_2 : 5555_55fb_0707_0707
 frame5_3 : 0000_0000_df55_5555
 frame5_4 : 1111_0000_0000_2222
 frame5_5 : 0005_0005_0005_7d00
 frame5_6 : 0005_0005_0005_0005
 frame5_7 : 0005_0005_0005_0005
 frame5_8 : 0005_0005_0005_0005
 frame5_9 : 0005_0005_0005_0005
 frame5_10: 0005_0005_0005_0005
 frame5_11: 0005_0005_0005_0005
 frame5_12: 0005_0005_0005_0005
 frame5_13: 0005_0005_0005_0005
 frame5_14: 0005_0005_0005_0005
 frame5_15: 0005_0005_0005_0005
 frame5_16: 0005_0005_0005_0005
 frame5_17: 0005_0005_0005_0005
 frame5_18: 0005_0005_0005_0005
 frame5_19: 0005_0005_0005_0005
 frame5_20: 0005_0005_0005_0005
 frame5_21: 0005_0005_0005_0005
 frame5_22: ec05_6eb5_a405_0005
  • 可以得出以下结论，1每帧间用"fd 07 07 07 …"填充最少12Byte，根据payload长度（自适应动态调整）07个数，最终把整帧凑成8的整数倍数
    • 如payload =63,XGMII_frame = fd + 07*14 + df55_5555_5555_55fb + 长度/类型 + payload + FCS = 104 ,104/8 = 13;
    • 如payload =64,XGMII_frame = fd + 07*13 + df55_5555_5555_55fb + 长度/类型 + payload + FCS = 104 ,104/8 = 13;
    • 如payload =65,XGMII_frame = fd + 07*12 + df55_5555_5555_55fb + 长度/类型 + payload + FCS = 104 ,104/8 = 13;
    • 如payload =66,XGMII_frame = fd + 07*11 + df55_5555_5555_55fb + 长度/类型 + payload + FCS = 104 ,104/8 = 13;
    • 如payload =67,XGMII_frame = fd + 07*14 + df55_5555_5555_55fb + 长度/类型 + payload + FCS = 108 ,连发两次216可被8整除;
    • 如payload =68,XGMII_frame = fd + 07*13 + df55_5555_5555_55fb + 长度/类型 + payload + FCS = 108 ,连发两次216可被8整除;
    • 如payload =69,XGMII_frame = fd + 07*12 + df55_5555_5555_55fb + 长度/类型 + payload + FCS = 108 ,连发两次216可被8整除;
    • 如payload =70,XGMII_frame = fd + 07*11 + df55_5555_5555_55fb + 长度/类型 + payload + FCS = 108 ,连发两次216可被8整除;
    • 如payload =71,XGMII_frame = fd + 07*14 + df55_5555_5555_55fb + 长度/类型 + payload + FCS = 112,112/8 = 14;
    • 如此反复循环
  • 前导码（7Byte）+ 帧开始符（1Byte）为“”df55_5555_5555_55fb“
  • FCS加在frame结尾(CRC)
  • 数据流
    • 进MAC层前，格式为目标地址+源地址+类型/长度+playload，通过axi_stream进入MAC层(不可被8整除时用Keep补齐)
    • MAC做了以下工作
      • 剔除axi_stream中的无效数据
      • 根据XGMII协议补充间隔符、前导码、FCS
      • 最终生成复合MGMII协议格式的数据
  • 发送效率

    • 文档中的发送效率如下图所示
      在这里插入图片描述

    • 上图中默认间隔符号的个数为12Byte，但是在实际发送过程中由于XGMII每个帧的长度为8的整数倍，所以间隔符号在12Byte-15Byte间调整，例如Payload为64byte时，间隔符的实际个数为14byte，那么无效数据的个数并非38byte而是41byte。

三、PHY（PCS/PMA）

  • 该层位于OSI模型的第一层即PHY层，PHY层与MAC（MAC时OSI模型第二层）层相连
  • PHY（第一层）进一步划分为物理介质层（PMD），物理中间层（PMA）和物理编码子层（PCS）,例如：光纤收发机属于PMD
    在这里插入图片描述

在这里插入图片描述

  • 10GBASE_R core内部结构框图如下图所示
    在这里插入图片描述

    • XGMII interface
    • 传输路径，包括 64b/66b encoder， 加扰器， Gearbox
    • 接收路行，包括包括块同步、解扰器、译码器和BER（Bit Error Rate）监视器
    • 接收数据路径中的弹性缓冲区
    • Test pattern generation and checking
    • 光学串行接口
    • Management registers (PCS/PMA) with optional MDIO interface
      • 与 MAC 相连时 mdio_tri 不需要连接

  • 10GBASE_KR core内部结构框图如下图所示
    在这里插入图片描述

    • 相比于10GBASE_R，KR在传输和接收通道上增加了FEC（前向纠错）， AN（自主协商）

四、MDIO

  • MDIO interface 为 MAC core 提供 PCS/PMA core 的控制通道，MAC core 框图如下:
    在这里插入图片描述

  • PCS/PMA core MDIO 接口如下表所示

    • Signal NameDirectionDescription
      mdcIManagement clock
      mdio_inIMDIO Input
      mdio_outOMDIO Output
      mdio_triOMDIO 3-state control.1 disconnects the output driver from the MDIO bus.
      prtad[4:0]IMDIO port address. When multiple MDIO-managed ports appear on the same bus, this input can be used to set the address of each port.

    • mdc 由 MAC core产生
      在这里插入图片描述

      • 其中 fHOST_CLK = 156.25MHz
      • fMDC 频率不可超过2.5MHz
      • 例如：Clock Divide[5:0] = 39,通过上式计算fMDC约为1.95MHz

    • mdio 时序图如下所示
      在这里插入图片描述

在这里插入图片描述

* 上图中的PRTAD、 DEVAD由 MAC core reg “MDIO configuration Word1”根据实际情况下发的。
  * parad[4:0],由 PCS/PMA core 引用出可由逻辑层配置
  * DEVAD(device address),当操作PMA时该值为5‘b0_0001,当操作PCS时该值为5‘b0_0011。此地址对应PCS/PMA MDIO Registers Address X.YYYYY中的X，例如 “MDIO Register 1.0: PMA/PMD Control 1” 的Registers Address的地址为1.0,则DEVAD的值为5‘b0_0001。
* 上图中的OP也是由MAC core reg “MDIO configuration Word1”根据实际情况下发的。
  * 配置地址时OP=2‘b00；
  * 写时OP=2‘b01；
  * 读时OP=2‘b11；
* 上图中的ST表示START，值为2‘b00
  • 例1，MAC core 通过MDIO 向 PCS/PMA写数据

    • 1).通过使能 MAC core 的 “MDIO Configuration Word 0”寄存器 “MDIO Enable”和“CLK Divide”
      在这里插入图片描述在这里插入图片描述
      在这里插入图片描述
      在这里插入图片描述

    • 2).按照下表顺序操作MAC core相关寄存器
      在这里插入图片描述

      • 向 MDIO TX Date寄存器写入欲操作的PCS/PMA core寄存器的地址
        • 注意这里的地址为PCS/PMA core reg addr 中的 X.YYYYY,中的Y
      • 配置“MDIO Configuration Word 1”中的 DEVAD，PRTAD，OP（00）
      • 等待（读取）“MDIO Configuration Word 1”的bit7变为0
      • 将 欲写入 PCS/PMA core寄存器 的数据写入 MAC core的寄存器MDIO TX Date。
      • 配置“MDIO Configuration Word 1”中的 DEVAD，PRTAD，OP（01）
      • 等待（读取）“MDIO Configuration Word 1”的bit7变为0
  • 例2，MAC core 通过MDIO 从 PCS/PMA读数据
    • 1).通过使能 MAC core 的 “MDIO Configuration Word 0”寄存器 “MDIO Enable”和“CLK Divide”（若已经使能忽略该步骤）
    • 2).按照下表顺序操作MAC core相关寄存器
      在这里插入图片描述

五、各种长度专题

  • payload_size

    • 由仿真文件中的tg_config或Gen reg_14决定
      在这里插入图片描述

    • 在实际应用中由Microblaze通过axi_lite配置eth_axi_stream_gen_mon的reg_14实现
      在这里插入图片描述

在这里插入图片描述

  • pkg_length

    • 该信号位于axi_stream_gen模块内
      在这里插入图片描述

    • pkg_length = payload_size + 14
      在这里插入图片描述

  • packet_count

    • 由Microblaze通过axi_lite配置eth_axi_stream_gen_mon的reg_1C实现
    • 仿真时没有用到，实际跑时可以关注下

  • frame_length

    • 该信号由10G Ethernet Mac（xilinx IP）产生,用于统计MAC发送frame len框图如下
      在这里插入图片描述

    • frame_length = vector[19:5] = 目标地址 + 源地址 + 类型/长度 + payload_size + FCS(4Byte)，时序和位定义如下：
      在这里插入图片描述在这里插入图片描述

  • frame_count

    • 在仿真tb文件中用于统计mac 传输的frame数量
    • 如上图所示每个valid信号会出发一次vector传输，也就是每次frame传输开始时都会产生一个valid信号所以可以通过统计valid信号个数表示frame传输次数
    • 仿真波形如下
      在这里插入图片描述
Bohai0525
关注
Xilinx IP 10G Ethernet PCS/PMA IP Core
baidu_34971492的博客
10-16 2388
10G以太网物理编码子层/物理介质连接（PCS/PMA）核心在Xilinx 10G以太网介质访问控制器（MAC）核心和具有10Gb/s能力的PHY之间形成了无缝接口，实现了高速以太网系统和子系统的设计。•根据万兆以太网规范设计IEEE标准802.3-2012第49、72、73、74条•管理PCS/PMA寄存器的可选管理数据接口（MDIO）•支持Zynq-7000、UltraScale中的10GBASE-SR、-LR和-ER光链路™, Virtex-7和Kintex-7设备（仅限LAN模式）
10G以太网原理.rar
10-11
10G以太网原理的深入理解，对于网络工程师、系统管理员以及对网络技术感兴趣的人员来说至关重要。以下将详细阐述10G以太网的原理、物理层实现及其在现代网络中的应用。 10G以太网，全称为10 Gigabit Ethernet，是一...
PCIE之PCS和PMA含义
热门推荐
逆风水手的博客
05-14 1万+
在PCIe（Peripheral Component Interconnect Express）中，PCS和PMA都是物理层子层（Physical Layer Sublayer）的组成部分。PCS和PMA一起工作，使得PCIe可以实现高速、可靠的数据传输。
Xilinx FPGA实现10G以太网接口传输
03-02
ZC706开发板实现10G以太网网MAC层数据传输，包含完整工程，软件版本vivado2019以上
XGMII（10 Gigabit Media Independent Interface）详解
最新发布
SDJ_success的博客
02-27 1768
均传输数据，32位总线在156.25MHz下实现10Gbps速率（32位 × 2边沿 × 156.25MHz = 10Gbps）。XGMII将32位数据分为4个时钟域（Lane 0-3），每个域对应独立的控制信号（TXC[3:0]/RXC[3:0]）。：通过32位数据总线实现10Gbps速率（156.25MHz时钟 × 32位 × 双沿采样）。在MAC和PHY芯片的电源引脚附近布置0.1μF（高频）和10μF（低频）电容，抑制电源噪声。：XGMII扩展支持25G/40G（如XGMII-Extended）。
10G 以太网开发，包含MAC + PCS/PMA以及时序约束
m0_50377668的博客
04-27 3797
每一层实现各自的功能和协议，并完成与相邻层的接口通信。对于 udp_ip 的例化时，设置本地的 ip 地址，也就是开发板的 IP 地址为192.168.0.2，本地的 MAC 地址为 000a3501fec0，目的 IP 地址设置为 192.168.0.3，源端口和目的端口都设置为 8080。udp_ip-----------------------------------------------------------udp协议转换，负责将用户数据转换为10g_ethernet的数据接口接受的数据。
万兆以太网10G Ethernet简介
大音希声
04-18 4783
10GBASE-R是一种使用64B/66B编码（不是在千兆以太网中所用的8B /10B）的串行接口，数据流为10.000Gbit/s，因而产生的时钟速率为10.3Gbit/s。正如1000Base-X和1000Base-T（千兆以太网）都属于以太网一样，从速度和连接距离上来说，万兆以太网是以太网技术自然发展中的一个阶段。主帧的数据主要有两种。控制帧的前两位是同步比特10，类型域的8比特定义其余56为有效载荷的形式，距离说明，如果类型是十六进制0xcc，则该帧包含4个字节的数据和3个字节的控制信息。
详解Xilinx的10G PCS PMA IP（万兆以太网二）
详解FPGA及硬件电路开发
10-30 2867
本文介绍了在Xilinx FPGA上实现万兆以太网通信的三种方法，重点讲解了使用10G PCS PMA作为PHY层的方案。详细阐述了10GBASE-R/KR的工作原理、XGMII接口时序、内核时钟分析及IP的功能信号与调试信号，为设计万兆以太网通信系统提供了理论基础和实践指导。
10G以太网光接口的FPGA实现.pdf
07-13
### 知识点一：10G以太网的发展背景和意义 10G以太网的出现，是对传统千兆以太网技术的一次重要升级，其传输速率是千兆以太网的10倍。这种提升满足了人们对于高速移动通信业务的需求，尤其是在移动通信领域。随着...
ALtera 10G以太网方案
09-10
Altera 10G以太网解决方案知识点 一、Introduction Altera 公司提供的 10G 以太网解决方案，是一种高性能的以太网解决方案，能够满足高带宽和低延迟的应用需求。该解决方案基于 FPGA 实现，提供了 10GbE MAC 和 ...
10G以太网技术及其应用前景
03-04
10G以太网技术是信息技术领域的一次重大突破，其在2002年6月被IEEE标准化为“10Gbit/s工作的媒体接入控制参数、物理层和管理参数”，这一标准的制定受到了10G以太网联盟（10GEA）的大力支持，吸引了包括中兴和华为...
10G以太网测试
09-06
10GbE各种标准简介 •力科的10GbE测试方案 •XAUI测试 •SGMII测试方案 •1000BASE LX/SX的测试 •TDR测试
10G以太网接口规范
08-14
讲述万兆以太网的接口规范 从前面的介绍可以得出，就目前来说，万兆以太网标准和规范都比较繁多，在标准方面，有2002年的IEEE 802.3ae，2004年的IEEE 802.3ak，2006年的IEEE 802.3an、IEEE 802.3aq和2007年的IEEE 802.3ap；在规范方面，总共有10多个（是一比较庞大的家族，比千兆以太网的9个又多了许多）。在这10多个规范中，可以分为三类：一是基于光纤的局域网万兆以太网规范，二是基于双绞线（或铜线）的局域网万兆以太网规范，三是基于光纤的广域网万兆以太网规范。下面分别予以介绍。
xilinx 10G mac
08-30
本文档详细说明了xilinx 10G 以太网子系统，原文为英文版，个人在文档中添加了全部内容的中文注释
10G以太网接口（一）：基本知识
maimang1001的专栏
11-09 6238
10G以太网接口（一）：基本知识 - 知乎耽搁了很久，终于开始介绍在FPGA上实现一些高速接口了，本系列主要介绍的是如何在FPGA上实现10G以太网接口，当然25G或者更高速率的以太网接口的实现流程和这个系列所要说的基本一致，可以参考。 本系列和上篇文章一样还是翻译自Xilinx提供的IP核的手册，不忘IP手册翻译大师的本分。本系列将会分为：基本知识、接口的基本结构、IP核的配置、接口的测试与使用等章节。接下来就正式介绍高速以太网接口的一些基本知识，仅是笔者的理解，理解不足之处还望指正。我们上了这么多年网，
10GbE以太网MAC和PHY
乐于分享
06-20 7622
10GbE以太网遵循IEEE 802.3ae规范，其物理传输介质只支持光纤。 10GbE以太网主要分为串行的10GBase-S/L/E-R/W与并行（4路并行WDM波分复用）的10GBase-LX4两类。 10GBase-S/L/E-R/W中，S/L/E表示波长，S表示850nm短波，L表示1310nm长波，E表示1550nm超长波，不同波长有效传输距离不一样；R/W表示PHY类型，R表示LAN PHY，即局域网物理层，码率为10.3125Gb/s，W表示WAN PHY，即广
10G以太网接口（二）：接口的基本结构
maimang1001的专栏
11-09 3317
由于人工码字太慢，所以文章的更新会比较的慢，以太网接口系列估计要花个一两周时间才能更新完。作为IP核手册翻译大师，接下来就真正开始翻译Xilinx的IP核手册了。上回说到设计接口所需要的一些基本知识，如果忘记了的可以回过头去看看⬇️。本篇文章主要讲讲10G以太网接口的基本结构，本质上还是属于该掌握的基本知识，还没有涉及到设计的部分。但是本部分大量参考自Xilinx的IP核手册，具体参考可详见文章末尾。
10G_ethernet学习记录（1）:10G Ethernet PCS/PMA ip的使用
m0_46900880的博客
11-27 3860
参考资料：pg068：10G Ethernet PCS/PMA v6.0开发平台：vivado2020.2开发板卡：axck060（黑金板卡）FPGA芯片：xcku060ffva_1156_2_i。
10GE---超长距离的万兆以太网
weixin_34168880的博客
06-28 2634
万兆以太网  锁定 本词条由“科普中国”百科科学词条编写与应用工作项目 审核 。 以太网标准是一个古老而又充满活力的标准。自从1982年以太网协议被IEEE采纳成为标准以后，已经历了20年的风风雨雨。在这20年中，以太网技术作为局域网链路层标准战胜了令牌总线、令牌环等技术，成为局域网事实标准。以太网技术当前在局域网范围市场占有率超过90%。 中文名万兆以太网太网标准是一...
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值