![](https://img-blog.csdnimg.cn/20201014180756930.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
Robei
文章平均质量分 89
FPGA攻城狮
分享知识,国产EDA工具介绍
展开
-
案例学习Robei抢答器设计
关于Robei抢答器的设计案例学习原创 2022-02-17 23:45:55 · 701 阅读 · 0 评论 -
核心八角板介绍
核心八角板今天带大家认识下若贝最新做的核心八角板。这块八角板采用的是ZYNQ7020 的芯片。这个是若贝八角板,基于Xilinx zynq 7020,内置arm cortex-a9双核带有USB type C下载口,ddr3,双片flash,HDMI,wifi模块等。可以用于图像处理,芯片验证,矿机,区块链,ai,云计算,基站,5g,边缘计算等。配套的实验案例和开发板视频教程在若贝官网上查看...原创 2020-06-03 18:23:32 · 3125 阅读 · 0 评论 -
认识Robei及Robei优势
第一章:认识工具,掌握基础通过今天的学习,读者可以了解集成电路设计工具的历史背景情况,同时熟悉国内外的产业差距。今天的学习将为后面的操作打下基础,读者需要尽可能的熟悉软件和Verilog语法,了解Robei软件的结构和操作方式,并知道如何注册和寻找Robei资源。今天学习完成后,熟悉Verilog语言的读者可以加深记忆,刚刚开始学习FPGA设计的读者也可以轻松地掌握Verilog语言的结构和语法...原创 2019-02-20 15:03:05 · 3646 阅读 · 1 评论 -
《7天搞定FPGA》—Robei与Xilinx实战之前言介绍
《7天搞定FPGA》—Robei与Xilinx实战思想前言集成电路设计软件目前在世界上只有几家公司在做,普遍分布在欧美等国家,中国的集成电路设计软件长期依赖于盗版和进口。“工欲善其事,必先利其器”,中国要想大力发展集成电路产业,首先要有自主知识产权的集成电路设计工具。Robei是一款全新的拥有自主知识产权的集成电路设计工具,不仅具备传统的设计工具的代码编写、编译、仿真功能,更增加了可视化和模...原创 2019-02-20 14:12:12 · 1797 阅读 · 0 评论 -
实例十三 Natalius 8位RISC处理器
6.2 实例十三 Natalius 8位RISC处理器6.2.1. 本章导读设计目的了解并熟悉Natalius 8位RISC处理器的基本结构和运行原理。根据Natalius的指令集设计出可以验证一些简单功能的testbench,最后通过Robei可视化仿真软件进行功能实现和仿真验证(由于Robei目前暂不支持$readmemh()命令,最后的仿真验证在Modelsim中进行)。设计原理1...原创 2019-02-20 10:53:36 · 1237 阅读 · 0 评论 -
实例十二 UART的发送与接收模块设计
6.1 实例十二 UART的发送与接收模块设计6.1.1. 本章导读设计目的(1)学习UART的工作原理,并用verilog设计编写UART的发送/接收模块。(2)熟练运用Robei软件进行调试模拟仿真。设计原理UART的帧格式 异步串行数据的一般格式是:起始位+数据位+结束位,其中起始位是1位,数据位是8位数据或7位数据加1位奇偶校验位,停止位是2位。如图6-1-1所示:(1...原创 2019-02-20 10:27:05 · 2794 阅读 · 2 评论 -
实例十 — FIFO
5.1 实例十 FIFO(基于Robei的EDA工具实验案例)5.1.1. 本章导读FIFO(First in First out)使用在需要产生数据接口的部分,用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中,由于时钟之间周期和相位完全独立,因此数据丢失概率不为零。使用FIFO可以在两个不同时钟域系统之间快速而方便地传输实时数据。这次的设计我们就来学习一下如何用Robei和Veril...原创 2019-02-19 17:01:42 · 4077 阅读 · 1 评论 -
实例九— 除法器设计
4.3 实例九 除法器设计4.3.1. 本章导读要求掌握除法器原理,并根据原理设计除法器模块以及设计对应的测试模块,最后在 Robei可视化仿真软件经行功能实现和仿真验证。设计原理这个除法器的设计为传统除法器,因此十分简单,易懂:(1)先取除数和被除数的正负关系,然后正值化被除数,由于需要递减的除数,所以除数应取负值和补码形式。(2)被除数每一次递减,商数递增。(3)直到被除数小于除...原创 2019-02-19 16:27:12 · 4253 阅读 · 0 评论 -
实例八— 带符号位小数的加法设计
实例八 带符号位小数的加法设计4.2.1. 本章导读设计目的设计一个带符号位的小数加法器,该加数和被加数的总位数为32位,其中小数15位,整数占16位,剩下一位符号位。设计该加法器模块以及设计testbench,最后在Robei可视化仿真软件进行功能实现和仿真验证。设计原理输入数据的最高位是符号位,其余的位数是数值位。首先通过比较两个输入数据的符号位判断输出数据的符号位:比如输入都是正数...原创 2019-02-19 15:40:27 · 1046 阅读 · 0 评论 -
实例七— 8位移位寄存器的设计
实例七 8位移位寄存器的设计(基于Robei工具的8位移位寄存器的设计)4.1.1. 本章导读设计目的要求掌握8位移位寄存器原理,并根据原理设计8位移位寄存器模块以及设计相关testbench,最后在Robei可视化仿真软件进行功能实现和仿真验证。设计准备有一个8比特的数据(初值设为10011100)和一个移位设置数据s,根据s的值不同,产生不同的移位。这里规定移位的方向是向右,由于是8...原创 2019-02-19 11:12:12 · 27736 阅读 · 0 评论 -
实例五-Robei和Vivado的联合设计——流水灯设计
实例五 Robei和Vivado的联合设计——流水灯设计3.1.1. 本章导读该设计将指导你在Robei中完成一个简单的Verilog设计并且通过波形仿真来验证你的设计的功能正确性,随后使用Vivado IDE综合和实现并生成比特流文件,最后,将生成的比特流下载到Zybo开发板,用实际电路验证设计是否正确。设计目的完成这个设计后,你将能够:• 使用Robei、Vivado联合设计项目,使...原创 2019-02-18 16:21:32 · 2019 阅读 · 1 评论 -
实例案例— 计数器
2.2 实例二 计数器(基于Robei的实验案例)2.2.1. 本章导读计数器在数字逻辑设计中的应用十分广泛,可以对时钟信号进行计数,分频和产生序列信号,也可以用在计时器和串并转换等电路。这次我们就来学习一下如何用Robei和Verilog语言来设计一个4比特计数器。设计要求计数器对每个时钟脉冲进行计数,并将数值输出出来。现在我们来设计一个4比特的计数器,其范围在0~F之间,也就是计数到最...原创 2019-02-18 14:43:42 · 1558 阅读 · 0 评论 -
实验实例 —逻辑门设计
实例一 逻辑门设计(基于Robei的实验案例)2.1.1. 本章导读数字逻辑是芯片电路的基本组成部分。本次设计主要分析数字逻辑门在Robei软件中利用Verilog语言实现的方式,并通过该设计让参与者快速体验并掌握“图形化+代码”的新型设计模式。理论分析逻辑门是数字电路的基础,常见的数字电路逻辑门有与门,或门,非门,与非门,或非门和异或门等。本次设计重点讨论其中的几个逻辑门用Verilog...原创 2019-02-18 12:12:02 · 2260 阅读 · 1 评论